Introduction À La Transmission de Données
Introduction À La Transmission de Données
Introduction À La Transmission de Données
Chapitre 1
Introduction à la transmission de données
Chapitre 2
Réseaux de transport numériques : PDH, SDH, et WDM
Chapitre 3
Réseaux sans fils : GSM, GPRS, UMTS, et EPS (LTE)
BELBACHIR K. A.
CHAPITRE 1 Liaison, Horloge, et
INTRODUCTION A LA Synchronisation
TRANSMISSION DE DONNÉES
BELBACHIR K. A.
DESCRIPTION DU CHAPITRE 1
Constituants de base d’une liaison de données
Principe de la synchronisation
Perte de la synchronisation
Mécanismes de correction d’horloge
Principe de la justification
Transmission synchrone et asynchrone
3
1. Constituants de base d’une liaison de données
• Les équipements terminaux (End system) ou ETTD, ou DTE : ce sont les calculateurs d’extrémité comme un
ordinateur, une imprimante ou plus généralement tout équipement qui ne se connecte pas directement à la ligne de
transmission. Ces équipements génèrent les données.
• Les équipements d’adaptation ou ETCD, ou DCE : qui peut être un modem, un multiplexeur, un concentrateur ou
simplement un adaptateur. Ils réalisent l’adaptation entre les calculateurs d’extrémité et le support de transmission,
ce qui correspond généralement à un codage/décodage et une modulation/démodulation et un multiplexage/
démultiplexage (suivant qu’ils émettent ou reçoivent). Ils assurent un meilleur transport sur la ligne de transmission. Ils
modifient la nature du signal, mais pas sa signification.
• La jonction qui constitue l’interface entre ETTD (DTE) et ETCD (DCE) permet à l’ETTD de gérer l’ETCD afin
d’assurer le déroulement des communications (établissement du circuit, initialisation de la transmission, échange de
données et libération du circuit).
• Le support ou ligne de transmission, élément passif essentiel de la liaison.
4
L’organisation des échanges
5
2. Principe de la synchronisation
Système Système
Les informations binaires traitées émetteur récepteur
sous forme parallèle dans les Horloge Horloge de
systèmes téléinformatiques (ETTD) d’émission réception
8
C. Conséquences de la perte de synchronisation
En réalité chaque élément de la chaîne de transmission a sa propre horloge. Ainsi aucun n'a rigoureusement la même
fréquence que l'horloge de l'émetteur. Si ce décalage entre le rythme de l'horloge émettrice et l'horloge réceptrice est trop
grand, il risque d'y avoir un bit oublié ou un bit doublé selon le sens de la dérive (positive ou négative).
10
3. Les mécanismes de correction d’horloge
Pour remédier aux écarts d’horloge et donc de débit, plusieurs solutions sont envisageables :
1. La plus simple consiste à régénérer périodiquement le signal. Les répéteurs ou régénérateurs, non seulement
restaurent le signal (forme et amplitude) mais peuvent aussi recalibrer le signal autour d’une fréquence moyenne.
2. La deuxième représente un système de correction de gigue. La mémoire tampon (buffer) de réception est constituée
par un registre à décalage. Le buffer est plus ou moins rempli selon les écarts de rythme entre l’horloge de réception
Hr (d’entrée) et l’horloge d’émission He (de sortie).
11
3. Les mécanismes de correction d’horloge (suite)
2. (Suite) Les bits sont reçus à un rythme irrégulier. Le débit du signal entrant est tantôt supérieur, tantôt inférieur au
débit sortant . Dans le premier cas, il est nécessaire de mémoriser les bits excédentaires en attente d’une dérive
inverse de l’horloge source. En moyenne, les bits reçus ne peuvent excéder les bits émis.
Ce dispositif permet de reconstituer le signal et de réémettre les bits reçus dans l’instant considéré, mais il introduit
un retard (temps de rétention des bits).
3. Parfois les dispositifs précédents ne suffisent plus. L’autre solution envisageable est de prévoir dans le train
d’émission (la voie composite) un cadrage variable des débits affluents (entrants). C’est le principe de la
justification.
12
4. Principe de la justification
L'opération permettant de transporter un signal de débit variable dans une trame de débit fixe s'appelle la
justification.
Considérons un signal affluent (entrant) ayant un débit variable X ± ∆X bit/s. Pour transporter ce signal dans une
trame S dont la longueur n (bit) et la période T (s) sont fixe, c’est-à-dire, le débit d=n/T (bit/s) est fixe, il faut prévoir
dans la trame de transport S une place supplémentaire N et P allouée à chacun des affluents.
• Cette place doit être suffisamment longue pour transporter le nombre de bits maximum que l'on peut recevoir pendant
la durée T dans le cas particulier du débit le plus rapide X+∆X bit/s,
• et a fortiori on aura suffisamment de place pour contenir le nombre de bits reçus dans le cas d'un débit affluent plus
lent X-∆X bit/s.
13
4. Principe de la justification (suite)
Trois possibilités :
Justification nulle : l'affluent a exactement le débit X : n-1(bit) pendant T(sec), dans ce cas P est un bit d'information, N
est rempli avec un bit quelconque dit bit de remplissage.
Période T de la trame
X bit/s PN
n-1 bits d’informations bit de remplissage
Justification positive : l'affluent est au débit X+∆X : n (bit) durant T(s). P et N sont remplis chacun avec un bit
d'information de manière à compenser la variation +∆X.
Période T de la trame
X+∆X bit/s PN
n bits d’informations
Justification négative : l'affluent est au débit X-∆X : n-2 (bit) durant T(s). N et P sont des bits de remplissage.
Période T de la trame
X-∆X bit/s PN
n-2 bits d’informations bits de remplissage
14
5. Transmission synchrone et asynchrone
En émission, les données et l’horloge sont générées par l’émetteur. En réception l’horloge peut provenir de l’émetteur si
celui-ci la transmet sur la ligne ou être interne au récepteur.
Dans les transmissions asynchrones les horloges sont indépendantes, tandis que dans les transmissions synchrones on
maintient en permanence une relation de phase stricte entre les horloges émission et réception.
15
A. Principe de la synchronisation en transmission asynchrone
En transmission asynchrone, pour assurer une lecture correcte des bits reçus :
Le niveau de repos de la ligne ou niveau zéro correspond au niveau logique haut (à un certain potentiel V) et non pas au
zéro électrique pour ne pas confondre un zéro binaire avec une rupture de la ligne. Cette tension de repos signale aux
systèmes que les terminaux sont actifs. Le bit de start et celui de stop servent de délimiteur de caractères
16
B. Le caractère asynchrone
Un caractère émis sur la ligne est :
• Précédé d’un bit de départ (Bit de start) correspondant à
l’état actif et à un niveau logique bas ; cette transition
haut-bas va indiquer au récepteur qu’un caractère est
émis et va permettre sa synchronisation.
• La fin de l’émission d’un caractère est indiquée par un
ou plusieurs bits d’arrêts (Bit de stop) correspondant au
niveau logique haut soit à l’état « repos » ce qui
permet la distinction avec les bits de départ du caractère
suivant.
Cette structure est parfois nommée « start-stop ».
Le bit de parité, facultatif, est généré avec le caractère émis à l’émission et testé à la réception. Deux types de parité
existent :
• La parité paire (even) : la parité est dite paire si le nombre de bits (bits de donnée et bit de parité compris) au niveau
logique 1 est pair.
• La parité impaire (odd) : la parité est dite impaire pour un nombre impair de bits à 1.
Le contrôle à la réception consiste à calculer la parité sur le caractère reçu et à la comparer à la valeur du bit transmis par
l’émetteur. Il faut donc que le choix de la parité soit le même à l’émission et à la réception.
17
C. Synchronisation caractère en transmission synchrone
En transmission synchrone, la synchronisation des horloges émission et réception est maintenue en permanence
entre l’émetteur et le récepteur. Il est alors possible de transmettre des blocs de taille importante.
Afin de cadrer la lecture des bits sur une frontière d’octet, chaque bloc transmis est précédé d’une séquence de
synchronisation spécifique dite synchronisation caractère.
18