Electronică Digitala (ED) - Merged PDF

Electronică Digitală (ED)
Specializarea Calculatoare
Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Titular de disciplină:
• Dr. Ing. Corneliu TRIŞCĂ-RUSU
• Număr ore curs: 42 ore

• Număr ore aplicaţii: 14 ore sem +14 ore lab
• Numărul de puncte de credit: 5
• Precondiţii: parcurgerea şi/sau promovarea

următoarelor discipline: matematici I,II si
III, fizica, electrotehnica

Circuite elementare de prelucrare
a impulsurilor

Circuite elementare de prelucrare a impulsurilor
Impuls electric
semnal neperiodic de durată finită
Impuls electric
mărimi caracteristice ale unui impuls:
Amplitudine V0 mV  V
Durată T (la 0,5 din
ns  102 s
amplitudine);
timp de creştere, front
crescător, front anterior
tcr , t f , t fLH
timp de cădere, front
descrescător, front tcad , t f , t fHL
posterior
supracreştere, δ val. maximă : 0,1
căderea palierului Δ val. maximă : 0,1
perioada impulsurilor T0 cu valori comparabile cu T
T
factor de umplere  0   1
T0
Procesul tranzitoriu într‐un circuit de ordinul I
• un singur element reactiv (majoritatea cazurilor practice);
• echivalent: circuit cu o funcţie de transfer de ordinul I sau
circuit caracterizat printr‐o ecuaţie diferenţială liniară de
ordinul I.
dxt 
  x(t )  z (t )
dt
cu
τ constanta de timp a circuitului (unică);
x(t) mărimea electrică cu valoarea iniţială x(0)
z(t) excitaţia, pentru t > 0
Procesul tranzitoriu într‐un circuit de ordinul I (2)

• Caz particular
z(t) semnal treaptă, amplitudine z0
z(t) t  circuitul ajunge la
un regim staţionar
Z0 (echilibru), în care
x (t )  x (  )
t
x(t) constant, uşor de
x( )
stabilit prin
8
x (t ) analiza sumară a
2
circuitului, deci:
x (t 1 )
t z 0  x ( )
x (0) t1  t t2
• Soluţia ecuaţiei diferenţiale:
t
 lim x(t )  A  x()
x(t )  A  Be 
cu condiţiile: t 
x(0)  x()  B  B  x(0)  x()

rezultă: t

x(t )  x()  x(0)  x()e  sau:
t

x(t )  x(0)  x()  x(0)(1  e ) 
Mărimile x(0), x() şi  se deduc prin inspectarea circuitului luând în considerare

fenomenele fizice din circuit ce apar la apariţia semnalului treaptă.

• Intervalul de timp dintre două valori ale mărimii electrice:
t1

x(t1 )  x()  x(0)  x() e 
t
 2
x(t 2 )  x()  x(0)  x() e 
x()  x(t1 )
t  t 2  t1   ln
x()  x(t 2 )

Circuitul RC serie
• Intervalul de timp dintre două valori ale mărimii electrice:
R
Răspuns pe capacitate şi pe rezistenţă:
a) excitaţie salt treaptă de tensiune de uR C uC
e(t)
valoarea E: t

u R (t )  u R ()  u R (0)  u R () e 
t

uC (t )  uC ()  uC (0)  uC () e 
 la saltul de tensiune capacitatea se comportă ca un scurtcircuit şi se

încarcă în timp, astfel:
uC (0  )  0; u R (0  )  E ; uC ()  E ; u R ()  0.
t

rezultă: u R (t )  E e 
t

uC (t )  E (1  e ) 
Circuitul RC serie (2)
e(t)
durata impulsului la amplitudinea  E (pe rezistenţă):
E
t1 t1
  1
E  Ee  ; (1   ) E  E (1  e  )  t1   ln
t 
u R (t)
Exemplu Numeric:
E 
   0,1  t1  2,3  uC (t1 )  0,9 E;
t1 t   0,01  t1  4,6  uC (t1 )  0,99 E ;
u C (t)
E
 Concluzie:
t1
o capacitate se încarcă, practic complet,
t
în 3‐4 constante de timp.

b) excitaţie sub formă de impuls ideal de tensiune:
Vi Vi Vi
E E E
T T T
uR t uR t uR t
t t t
uC uC uC
t t t
Forme de undă pentru cazurile: T si τ comparabile, T   T  
circuit de derivare, circuit de integrare, circuit de trecere,
circuit care deformează impulsurile
c) excitaţie cu o succesiune de impulsuri ideale de tensiune :
• condiţii iniţiale nule;
• tensiunea de pe rezistenţă şi de pe capacitate pentru
diferite rapoarte între constanta de timp şi duratele ce
caracaterizează impulsurile de comandă;

• deducerea tensiunilor !
Deducerea tensiunilor:
t t
 
T1 T2
V1e  V3e 
Qinc  Qdesc   dt   dt
0 R 0 R
T1 T2
 
V2  V1e  ; V4  V3e 
V2  V3  V4  V1  E
Se rezolvă ultimele patru ecuaţii, se deduc tensiunile V1, V2, V3 şi V4 şi se verifică

prima relaţie (care arată şi faptul că tensiunea continuă pe rezistenţă, în regim
permanent, este nulă, componenta continuă a impulsurilor de comandă regăsindu-se pe
capacitate).
Circuitul RC serie real (1)
1. Neidealităţi: Rg, Cs şi RS;
2. Analiză numai circuitul de Rg C
derivare; vi R Cs v0
3. RS se consideră înglobată în R;
Cazuri particulare:
a) Rg = 0, Cs = 0
b) Rg ≠ 0, Cs = 0
c) Rg = 0, Cs ≠ 0
d) Rg ≠ 0, Cs ≠ 0

Cazuri particulare: Rg = 0, Cs = 0
Circuit de derivare ideal, salt de tensiune de valore E:
t Rg C

v0 (t )  Ee  ,   CR.
vi R Cs v0
Cazuri particulare: Rg ≠ 0, Cs = 0 Rg C
vi R Cs v0
Salt de tensiune de valore E:
Saltul de tensiune se distribuie între R şi Rg
R
v0 (0)  E v0
R  Rg E
idea l
Rg ER
 b  C ( R  Rg )   (1  ) c u Rg =/ 0
R R+ Rs
t

R
v0 (t )  E e b
R  Rg t
• Se modifică constanta de timp, neesenţial;
• Se micşorează amplitudinea impulsului format; Rezultă Rg >> R

Cazuri particulare: Rg = 0, Cs ≠ 0 Rg C
vi R Cs v0
Saltul de tensiune se distribuie între C şi Cs
C C
v0 (0)  E ,  c  R(C  Cs )   (1  s )
C  Cs C

t v0
C E
v0 (t )  E e c idea l
C  Cs EC
c u Cp =/ 0
• Se modifică constanta de timp,
C+ C p
neesenţial;
• Se micşorează amplitudinea t
impulsului format;
Rezultă C >> CS
Concluzie: elementele adăugate prin proiectare trebuie să fie
mult mai mari decât neidealităţilor circuitului.
Cazuri particulare: Rg ≠ 0, Cs ≠ 0 Rg C
vi R Cs v0
Dar R >> Rg, Cs >> Cs
R   
t

v0 (t )  E 1 e g
 ;   R C  
Pentru t mic:
R  Rg   g g s
 t 

R
Pentru t mare: v0 (t )  E e b
R  Rg
v0
ER
R+ Rg • Se micşorează amplitudinea,
neesenţial;
• Apare un front crescător finit al
tensiunii de ieşire care determină
t mic t mare
o întârziere a comenzii pentru
t circuitul următor;
Rezultă Rg → 0, Cs → 0
Circuitul RC
e) Circuit ideal excitat cu o tensiune de tip pantă finită :
( ∆ durata frontului tensiunii de comandă)
• Răspunsul circuitului se detrmină fie prin
v0 calcul operaţional sau prin rezolvarea
E ecuaţiilor diferenţiale corespunzătoare
circuitului;

• Dacă τ << ∆ amplitudine mică a
impulsului de la ieşire;
 • Dacă τ >> ∆ se reproduce frontul
impulsului de la intrare;
t
• Se impune τ >> ∆ ;
• Întârziere suplimentară determinată de ∆;
Concluzie: elementele adăugate (R,C, τ) trebuie să fie mult mai

mari decât elementele parazite (Rg, Cs, ∆) şi acestea trebuie să
fie cât mai mici.
Parametrii comutatoarelor electronice
• Comutator închis: tensiune reziduală (Vrez), rezistenţă serie (ron);
• Comutator deschis:curent rezidual (Irez), rezistenţă de peierderi (Rp);
• Timpi de comutare directă (tcd), şi inversă (tci)
Comutator ideal: Vrez  0, ron  0, I rez  0, R p  
Pentru tensiune negativă nu circulă curent;
Pentru curent direct căderea de tensiune este nulă

Parametrii comutatoarelor electronice
Vrez
Comutator ideal: r on I rez
Ki
dec l
Rp
Comutator electronic cu diodă
semiconductoare (dioda din siliciu):
Ki
qu D dec l
Caracteristica diodei: iD  I 0 (e kT
 1)
Aproximarea caracteristicii:
• Diodă ideală;
• Diodă ideală cu tensiune de prag;
• Diodă ideală cu tensiune de prag şi rezistenţă serie
Parametrii comutatoarelor electronice (2)
Aproximarea caracteristicii: iD
• Diodă ideală;
uD
• Diodă ideală cu tensiune de prag (VD = 0,8V) iD
pentru curenţi de ordinul mA, dependentă de
temperatură şi de curentul direct:
VD uD
• Diodă ideală cu tensiune de prag (VD = 0,8V) iD
şi rezistenţă serie RD (pentru curenţi mari), RD
dependentă de curentul direct:
VD uD

Aproximarea caracteristicii (2):

• Tensiunea de deschidere a diodei VD0 = 0,6V la curenţi de
10 100 μA;
• Irez neglijabil până la temperaturi mari; contează la circuite
cu rezistenţe foarte mari;
• Rezistenţa dinamică, cu valoarea de 25 pentru ID = 1 mA
kT
rd 
qI D
• Rezistenţa de pierderi a diodei blocate, Irez este foarte
mare, neglijabilă; poate conta doar în circuite cu
rezistenţe foarte mari.
Aproximarea caracteristicii (3):
• Timpii de comutare sunt foarte mici, de obicei, neglijabili
în comparaţie cu alte componente ale timpilor de
comutare ai circuitelor electronice;
• În circuite integrate monolitice, se preferă ca diodă
joncţiunea EB cu colectorul în scurt circuit la bază
deoarece caracteristica curent‐tensiune are alura cea mai
abruptă.

Electronică Digitală (ED) – specializarea Calculatoare
Circuite de limitare cu diode
Tipuri de limitatoare:
• cu limitare superioară
• cu limitare inferioară
• cu limitare bilaterală
• cu dioda în serie
• cu dioda în paralel
• mixt (pentru limitatoare bilaterale)

a. Limitator superior cu diodă serie
D K
R R
Vi Vo Vi Vo
E E
dioda = comutator ideal
Limitator superior cu diodă serie
K
R
vi vo
E
dioda = comutator ideal • Pentru vi  E dioda D deschisă, vo = vi ;

• Pentru vi  E dioda D blocată, vo = E

Influenţa tensiunii de prag a diodei VD
dioda = comutator ideal cu tensiune de prag
• Pentru vi  E-VD , dioda D deschisă, vo = vi +VD;

• Pentru vi  E-VD , dioda D blocată, vo = E
• Panta în regiunea liniară este 1;
• Panta în regiunea de limitare este 0.
Influenţa rezistenţei directe a diodei, ron
R r
• Pentru vi  E, dioda D deschisă, v0  vi  E on
• Pentru vi  E, dioda D blocată, vo = E R  ron R  ron
• Panta în regiunea liniară este ≠ 1;
• Panta în regiunea de limitare este = 0.

Influenţa rezistenţei de pierderi a diodei, Rp
R R
• Pentru vi  E, dioda D blocată, v0  vi p
E
• Pentru vi  E, dioda D deschisă, vo = E; R  R p R  Rp
• Impedanţa de intrare (pentru rezistenţă de
sarcină infinită şi pentru diodă ideală) este:
În regiunea liniară: Rint = R
În regiunea de limitare: Rint = 
• Impedanţa de ieşire (pentru rezistenţă de
generator nulă şi pentru diodă ideală) este:
În regiunea liniară: Ries = 0
În regiunea de limitare: Ries = R

Regimul de comutare (dioda ideală):
1. Comutarea directă;
t

v0 (t )  E (1  e RC s
)
tcr = 2,3RCs t

R Rg Cs
2. Comutarea inversă: v0 (t )  Ee tcad = 2,3(R//Rg)Cs
b. Limitator superior cu diodă paralel:
• Pentru vi  E dioda D blocată, vo = vi ;

• Pentru vi  E dioda D deschisă, vo = E

Influenţa tensiunii de prag a diodei VD
• Pentru vi  E+VD , dioda D blocată, vo = vi ;

• Pentru vi  E+VD , dioda D deschisă, vo = E +VD
• Panta în regiunea liniară este 1;
• Panta în regiunea de limitare este 0.
Influenţa rezistenţei directe a diodei, ron
• Pentru vi  E, dioda D blocată, vo = vi

r R
• Pentru vi  E, dioda D deschisă, v0  vi on  E
• Panta în regiunea liniară este = 1; R  ron R  ron
• Panta în regiunea de limitare este ≠ 0.

Influenţa rezistenţei de pierderi a diodei, Rp
Rp R
• Pentru vi  E, dioda D blocată, v0  vi E
• Pentru vi  E, dioda D deschisă, vo = E;
R  R p R  Rp
• Impedanţa de intrare (pentru rezistenţă de
sarcină infinită şi pentru diodă ideală) este:
În regiunea liniară: Rint = 
În regiunea de limitare: Rint = R
• Impedanţa de ieşire (pentru rezistenţă de
generator nulă şi pentru diodă ideală) este:
În regiunea liniară: Ries = R
În regiunea de limitare: Ries = 0

Regimul de comutare (dioda ideală):
1. Comutarea directă;
t
 Eg
v0 (t)  E g  (0  E g )e RCs
tcr  RCs ln (mic);
Eg  E
2. Comutarea inversă:
t

v0 (t )  Ee RC s
tcad = 2,3RCs (mare);
c. Limitatoare bilaterale cu diode paralel :
• E1  E2
• Pentru vi  E1 dioda D1 deschisă, dioda D2 blocată, vo = E1 ;
• Pentru E1  vi  E2 dioda D1 blocată, dioda D2 blocată, vo = vi ;
• Pentru vi  E1 dioda D1 blocată, dioda D2 deschisă, vo = E2

d. Limitatoare bilaterale cu diode paralel :
e. Divizor de tensiune compensat:
Tensiunea de ieşire:
 R2   
t
R2 C1
v0 (t )  E  E E cu:   R1 R2 (C1  C2 )
R1  R2  C1  C2 R1  R2 
e

e. Divizor de tensiune compensat:
Tensiunea de ieşire:
• divizor necompensat: C1 = 0
C1 R2
• divizor subcompensat:  sau: C1 R1  C2 R2
C1  C2 R1  R2
C1 R2
• divizor supracompensat:  sau: C1 R1  C2 R2
C1  C2 R1  R2
C1 R2
• divizor compensat:  sau: C1 R1  C2 R2
C1  C2 R1  R2
Utilizare: sonde de tensiune (capacitate de intrare
mică pentru a testa circuite de viteză mare).
Regimul tranzitoriu:
V0H
Se consideră răspunsul unui
circuit logic la un semnal intrare
Vp rL
obţinut de la un circuit logic de V0L t p HL
acelaşi tip:
Se definesc: V0H t p LH
• timpul de propagare; ie sire Vp rL v= V0H- V0L
• timpul de propagare mediu; 0,1 V 0,9 V
V0L
t pHL  t pLH t fHL t fLH
t pLH  t pHL diferenţa de timp între trecerea prin VprL a tensiunii

tp  de ieşire şi trecerea prin aceeaşi valoare a tensiunii
2 de intrare
determină viteza de lucru a circuitelor
(numărul de operaţii pe secundă)

V0H
Regimul tranzitoriu (2): intrare
Vp rL
Se definesc (2) : V0L t p HL
• Duratele fronturilor, V0H t p LH
• Marginea de zgomot dinamică ie sire Vp rL v= V0H- V0L
0,1 V 0,9 V
V0L
Duratele fronturilor tfHL  tfLH depind de t fHL t fLH
sarcină, de structura circuitului şi se
precizează valorile maxime pentru sarcini
capacitive precizate; influenţează timpul Marginea de zgomot dinamică definită
de propagare, determină o creştere ca amplitudinea minimă a unui impuls
suplimentară a consumului, favorizează de durată precizată care schimbă starea
tendinţa de apariţie a oscilaţiilor parazite, circuitului logic la ieşire – reflectă
influenţează regulile de proiectare şi de rezistenţa circuitului la perturbaţii
realizare a circuitelor; dinamice.
e zg
e zg
t zg
t zg
Regimul tranzitoriu (3):
Electronică Digitală (ED) – specializarea Calculatoare Microelectronic Circuit Design, 4E McGraw-Hill

• Caracteristici de alimentare
• tensiuni de polarizare: VCC, VEE, VDD, cu toleranţele admise;
• curenţii de alimentare: ICCL , ICCH , ICC=(ICCL + ICCH )/2;
• puterea disipată: PCCL , PCCH ;
• puterea medie disipată: PCC=(PCCL + PCCH )/2; pentru impulsuri de joasă frecvenţă şi cu
un factor de umplere de 0,5;
• componentele tranzitorii ale puterii disipate determinate de sarcină şi de
duratele finite ale fronturilor impulsurilor de comandă;
• influenţe: limitează gradul de integrabilitate, restricţii la amplasarea
componentelor, restricţii la cablajele de masă şi de alimentare, restricţii la
proiectarea surselor de alimentare.
• factor de merit: M=Pdtd ‐ caracterizează familiile de CL.
Circuite logice cu tranzistoare bipolare
• Comutator cu TBIP
• Introducere. CL cu diode: intrari
lo gice
Log ic a
eta j
ie sire
sa rcina
Semnale logice – logică pozitivă, logică negativă

Funcţii logice realizate cu diode şi rezistenţe: ŞI, SAU
• la circuitul SAU – la ieşire se obţine cea mai mare dintre
tensiunile de la intrări;
• la circuitul ŞI – la ieşire se obţine cea mai mică dintre
tensiunile de la intrări:
Dezavantaje:
• degradarea nivelelor logice;
• limitarea fan‐out;
• răspuns tranzitoriu nesimetric;
• consum ridicat.
Se realizează cu: diode, joncţiuni EB, prin însumare de curenţi de colector sau cu
tranzistoare multiemitor.
Nivele logice:
Funcţia ŞI
Funcţia SAU
V1 V2 Vo V1 V2 Vo
0V 0V 0.7V 0V 0V 0V
0V 5V 0.7V 0V 5V 4.3V
5V 0V 0.7V 5V 0V 4.3V
5V 5V 5V 5V 5V 4.3V
Parametrii de comutaţie ai TBIP
1. Parametrii statici:
Electronică Digitală (ED) – specializarea Calculatoare Microelectronic Circuit Design, McGraw‐Hill
Parametrii de comutaţie ai TBIP
1. Parametrii statici: C C
B
a. TBIP blocat → comutator deschis: co muta tor
B d esc his
parametrii:
• curent rezidual: Ice0=10‐7  10‐8A (neglijabil) E
• rezistenţă de pierderi foarte mare E
(aceste elemente pot conta numai în circuite cu rezistenţe externe foarte
mari);
Concluzie:
la un TBIP blocat tensiunile pe joncţiuni depind numai de circuitul exterior şi nu
trebuie să depăşească tensiunile maxim admisibile.

Parametrii de comutaţie ai TBIP (2)
b. TBIP în conducţie:
b1. în RAN
parametrii:
• tensiunea de deschidere a joncţiunii EB (la curenţi
de emitor de zeci de A ):
VBE0=0,55V – 0,65V, valoare tipică: VBE0=0,6V
• tensiunea directă pe joncţiunea EB (la curenţi de
ordinul mA)
VBE=0,75V – 0,85V, valoare tipică: VBE=0,8V
• curent rezidual al joncţiunii EB: Ieb0 < 10‐12 A (aria joncţiunii foarte mică);
• factorul de curent al tranzistorului: tipic, 0 = 40  60, dar şi 0 < 40;
• rezistenţă de pierderi foarte mare
b. TBIP în conducţie:
b2. în SAT (comutator închis):
parametrii:
• tensiunea directă pe joncţiunea EB la saturaţie(la curenţi de ordinul mA):
VBEsat = 0,75V – 0,85V, valoare tipică: VBEsat = 0,8V
• tensiunea de saturaţie intrinsecă: VCEsat = 0,1 V (valoare tipică);
• rezistenţa de saturaţie, rcsat  10 (măsuri tehnologice pentru micşorare).
Concluzie:
la un TBIP în saturaţie, curenţii prin joncţiuni sunt stabiliţi numai de
circuitul exterior şi nu trebuie să depăşească curenţii maxim admisibili;
tensiunile pe joncţiuni sunt mici şi bine precizate.

c. TBIP în RAI:
de obicei, apare în mod neintenţionat;
se caracterizează prin parametrul i cu valoare tipică <10‐1,
cu o mare dispersie de fabricaţie.
Observaţie :
toţi parametrii TBIP sunt dependenţi de curenţii prin tranzistor (deci şi de
tensiunile de alimentare) şi de temperatură.
2. Parametrii dinamici: Cbe 0
Cbe  n
;
a. Capacităţile de barieră :  uE 
1  
Cbe0, Cbc0 ‐ capacităţile de barieră ale celor două joncţiuni  U 0 
la polarizare nulă, neliniare, distribuite,
Cbc 0
proporţionale cu ariile joncţiunilor, de ordinul Cbc  n'
pF sau mai mici;  uC 
uE, uC ‐ tensiunile de pe cele două joncţiuni; 1  ' 
U0, U0’‐ înălţimile de barieră ale celor două joncţiuni;  U0 
n, n’ ‐ exponenţi cu valori între 0,3 şi 0,5.
b. Constantele de timp de viaţă ale purtătorilor minoritari în exces,p şi n şi constanta

de timp de stocare, s , cu valori de ordinul ns;
c. Capacităţile parazite ale conexiunilor, distribuite şi neliniare.

Avantajele comutatorului cu TBIP:
• putere disipată mică în BL; curenţii de valoare mică; tensiuni determinate de
circuitul exterior;
• putere disipată mică în SAT; tensiunile pe joncţiuni de valoare mică şi precizată;
curenţi determinaţi de circuitul exterior;
Dezavantajele comutatorului cu TBIP:
• comutarea din starea de blocare în starea de conducţie şi invers presupune
deplasarea unei cantităţi de sarcină în (din) bază şi în (din) capacităţile parazite
ceea ce presupune timpi de comutare diferiţi de zero.
Observatii:
1. Timpul de comutaţie cât mai mic:
Cbe0 şi Cbc0 cât mai mici  arii ale joncţiunilor cât mai mici cu consecinţele:

Imax adm, Pd max adm mici ;
Ieb0, Icb0 foarte mici ( <10‐11 A );
p ,n ,s cât mai mici;
Procese tehnologice  dopare cu Aur  creşte recombinarea în bază şi
scade factorul de curent al tranzistorului 0 la
valori < 50;
 concentraţii de impurităţi, Na şi Nd cât mai
mari  Ieb0, Icb0 mici;
Deoarece Ieb0 este foarte mic rezultă tensiunea directă bază emitor la curenţi de
ordinul mA, cu valori ridicate 0,75  0,85V, cu valoarea tipică 0,80V.

Observatii (2):
2. Regimurile de lucru ale TBIP – pe caracteristicile statice:
a. Blocare (BL): iB = 0, iC = Ice0, neglijabil;

b. RAN: 0 < iB ≤ iBsi ; 0 < iC ≤ iCsat;
c. SAT: iB ≥ iBsi , iC = iCsat = (VCC-VCEsat)/Rc;
Comportarea tranzistorului în saturaţie
depinde şi de iB.
Cantitativ: i  iBsi
grad de saturaţie: n  B
iBsi
factor de supracomandă:
iB
n'   n 1
iBsi
Observatii (3):
3. Dependenţa VCEsat de curenţi şi de temperatură:
V BE V BC
kT
Ecuaţiile Ebers Moll: vT  Be  e vT  1 Bc  e vT  1
q
I es Be   i I cs Bc  iE  iC  iB
 0 I es Be  I cs Bc  iC
Se elimină Be:
 I cs 1   0 i Bc  1   0 iC   0iB
I es 1   0 i Be  1   i iC  iB

Observatii (4):
 1   i  i   0i  1   0 iC
Rezultă: VBC  vT ln1  0 C 0 B
  vT ln
       I cs 1   0 i 
 I cs 1 0 i 
 1   i iC  iB  i  1   i iC  iB
VBE  vT ln1    vT ln B
 I es 1   0 i   I es 1   0 i 
iB
 1  i
Rezultă: I cs iB  1   i iC  0 iC
VCEsat  VBE  VBC  vT ln  vT ln
I es  0iB  1   0 iC  i  iB  1   
0 0
Dar: i n ' iC
iC  iCsat   0iBsi ; iB  n 'iBsi ;  B 
iC  0
n'
Deci:
 1   i 
 0 0 1 n '   0 1   i 
VCEsat  vT ln  vT ln
i n' i n'  1
 0  1   0 
0
Dacă: n’ creşte, VCEsat scade; Ex.: 0 = 40, n’ = 5, i = 0,1  VCEsat= 0,115V
(neglijabil, dar dependent de curenţi şi de
Electronică Digitală (ED) – specializarea Calculatoare temperatură).
4. TBIP comutator electronic
• comutare directă:
BL  RAN  SAT
• comutare inversă
SAT  RAN  BL
Microelectronic Circuit Design, 4E McGraw-Hill

TBIP comutator electronic
Ecuaţiile metodei sarcinii
• Se integrează ecuaţia de continuitate pe toată lungimea bazei; rezultă:
dQ(t ) Q(t )
  iB (t )
dt n
cu:
Ib (t) curentul de bază, constant sau variabil, pentru t > 0
Q(t )
curentul de recombinare din bază;
n
dQ (t )
variaţia sarcinii din bază determinată de aportul de purtători al curentului
dt de bază şi datorită recombinării.
Ecuaţiile metodei sarcinii (2)
Q Q
• În regim staţionar, în RAN: iB  iC   0iB   0
n n
Se presupune că şi în regim staţionar se păstrează proporţionalitatea:
Q(t ) diC (t )
iC (t )   0 n  iC (t )   0iB (t )
n dt
n n n
• În saturaţie: Qs
QE n'(0) n'(0)
n(0) n(w) n(w)
n(0) n(0)
x w x w x
QC w Qsi
• injecţie de purtători de la emitor;
• injecţie de purtători de la colector (polarizat direct);
• injecţie suplimentară de la emitor pentru menţinerea constantă a curentului de
colector, dat de panta concentraţiei de purtători;
• Rezultă:
• Sarcina de purtători injectaţi până la saturaţie incipientă, Qsi;
• Sarcina de purtători injectaţi în saturaţie, dată de ambele joncţiuni, Qi.
Ecuaţiile metodei sarcinii vor fi (4):
 dQ(t ) Q(t )
 dt    iB (t )
 diC (t )
n  iC (t )   0iB (t )
n
Pentru RAN:  sau:
iC (t )   0 Q(t ) dt
 n
 dQs (t ) Qs (t ) Qsi
    iB (t ) n
Pentru SAT:  dt   cu: s 
i (t )  i
s n
1   0 (1   )
C Csat
s este constanta de timp de stocare, dată de relaţia semiempirică în care  este
eficienţa emitorului şi cu valori comparabile cu ale lui n
vg
Comutarea TBIP Vg
T m a re
Schema de comandă:
t
vB
VBE
RC tint t
K R1
iB
K
vi v0 vg iC
-iB0 t
R2 i csat
0,9 i csat
tcr tca d t
Q
Q si
s ts
n
t
v0
Vcc
t cd t ci t
Graficele mărimilor electrice
Electronică Digitală (ED) – specializarea Calculatoare din circuit
Comutarea TBIP
1. Comutarea directă: R1
1.1. Timpul de întârziere:
Vg c int v (t)
Variaţia tensiunii pe baza tranzistorului
R2 B
după aplicarea saltului de tensiune de
comandă: Schema echivalentă pentru
circuitul de intrare
  
t
V g 1  e 1 
R2 
vB (t )  cu  1  Cint R1 R2  Cbe  Cbc
Cint ~
R1  R2  
 
Se atinge tensiunea de deschidere a TBIP dacă vB(tint) = VBE0; rezultă:
R2
Vg
R1  R2 1
tint  Cint R1 R2 ln  Cint R1 R2 ln
R2
Vg  VBE 0  R V
1  1  1  BE 0
R1  R2  R2  Vg
Comutarea TBIP (2)
1. Comutarea directă: R1
1.2. Timpul de creştere:
Vg c int v (t)
• Se stabileşte curentul de bază:
R2 B
Vg  VBE VBE Vg VBE
iB     Schema echivalentă pentru
circuitul de intrare
R1 R2 R1 R1 R2
• Se aplică metoda sarcinii pentru RAN:
dQ(t ) Q(t )
  iB cu condiţia iniţială: Q(0)  0 şi rezultă:
dt n
 
t
  
t

Q(t )   niB 1  e n  ; iC (t )   0iB 1  e  n 

   
   

Comutarea TBIP (3)
i Cbc
1. Comutarea directă: cbc
1.2. Timpul de creştere (2):
• influenţa capacităţii de barieră a joncţiunii Colector‐Bază, Cbc:
dv i B i'B
i (t )  iB  iC bc
'
B  iB  Cbc BC
dt
(curentul care susţine acumularea de sarcină în bază, conform ecuaţiei metodei
sarcinii, iB fiind curentul de bază determinat de circuitul exterior);

vBC  vCB   Vcc  Rc iC  vBE 
dv BC
dt
 Rc C
di
dt
Rezultă: di (t )  di (t ) 
 n C  iC (t )   0  iB  Cbc Rc C  sau:
dt  dt 
di (t )
 n' C  iC (t )   0iB cu:  n'   n   0Cbc Rc
dt
Se remarcă influenţa foarte mare a
Electronică Digitală (ED) – specializarea Calculatoare celui de al doilea termen şi a lui 0
Comutarea TBIP (4)
i Cbc
1. Comutarea directă: cbc
1.2. Timpul de creştere (3):
Se remarcă influenţa foarte mare a celui de al doilea
termen şi a lui 0 i B i'B
• Deci:
 
t
  
t

 '    'n 
Q(t )   n' iB 1  e n  iC (t )   0iB 1  e 
   
   

Comutarea TBIP (5)
Terminarea comutării directe:
în RAN: pentru iC(tcr) = 0,90iB  tcr  2,3 n' (mare);
1
în SAT: pentru iC(tcr) = 0,9iCsat  tcr   n' ln
0,9iCsat
1
 0 iB
iB i i 1
dar: n   B  0B şi: tcr   n ln
' '
iBsi iCsat iCsat 0,9

1 '
0 n
 n'
prin dezvoltare în serie: tcr  0,9 se observă: t cr  t cr ( n , Rc ,  0 , Cbc )
n'
pentru ca tcr  0 este necesar ca: 0 cât mai mic, n , Cbc cât mai mici, Rc

2
VCC
cât mai mică (contradicţie cu Pd cât mai mică). Pd 
2 Rc
Comutarea TBIP (6)
Terminarea comutării directe (2):
În continuare, se acumulează sarcină în bază:
dQs (t ) Qs (t ) Qsi
  ,  iB cu: Qsi   n iBsi Qs (0)  0
,
;
dt s n
Rezultă:
 
t


Qs (t )   s iB  iBsi  1  e s 
 
 
Qs ( )   s iB  iBsi   n'1Qsi  nQsi

Comutarea TBIP (7)
2. Comutarea inversă: R1 i B0
• până la eliminarea sarcinii din bază, tensiunea ,
VBE rămâne la valoarea de deschidere; VBE
• curentul de bază va fi:
R2
VBE
iB 0  (sau , în funcţie de circuit);
R1 R2
R2
2.1 Eliminarea sarcinii suplimentare:
dQs (t ) Qs (t ) Qsi
  ,  iB 0 cu: Qs (0)   s iB  iBsi 
dt s n
t

Qs (t )   s iB 0  iBsi    s iB  iB 0  e s
La anularea sarcinii, Qs(ts)=0, se obţine timpul de stocare:
iB  iB 0
t s   s ln
iBsi  iB 0
Comutarea TBIP (8)
2. Comutarea inversă:
2.2. Comutarea de la saturaţia incipientă la blocare:
diC (t )
 n'  iC    0iB 0 cu: iC (0)  iCsat   0iBsi
dt t

Rezultă: iC (t )    0iB 0   0 iB 0  iBsi  e  n'
Se calculează timpul de cădere din condiţia: iC(tcad)=0:
 i 
tcad   n' ln1  Bsi 
 iB 0 
Concluzii:
tcd  tint  tcr
tci  t s  tcad

Comutarea TBIP (9)
Evitarea intrării în saturaţie
• Eliminare ts dar menţinere în apropierea regiunii de saturaţie; + Vcc
• Circuit de reacţie negativă neliniară:
D Rc
Funcţionare: ic
E
Pentru ii < iB1 , D blocată, şi PSF, în RAN, parcurge zona
M1  M; ii im
Pentru ii > iB1 , D deschisă, se stabileşte tensiunea de ic
ieşire la valoarea: V0L = -VD+E+VBE  E şi PSF, tot în
RAN, parcurge zona M  M2; Ec
M2 i i iB
Rc iBsi
Curentul de colector se stabileşte la valoarea:
M1
 V E u CE
iC   0iE   0  ii  CC  E
VCEsa t
Vcc
 R c 
Tensiunea E se simulează cu rezistenţe sau se poate folosi o diodă Schottky
Comutarea inversorului cu TBIP şi cu sarcină capacitivă
• Capacitatea de sarcină:
– capacitatea de intrare a circuitelor comandate,
– capacitatea de ieşire a circuitului de comandă,
– capacitatea parazită a conexiunilor
– toate distribuite şi neliniare
• TBIP este considerat comutator ideal (neidealităţile lui înrăutăţesc răspunsul
tranzitoriu al circuitului);
+ Vcc + Vcc
Rc
Rc
R1 ic
v0
vi R2
Cs 0 iB Cs v0

• Se stabilesc condiţiile iniţiale pentru formele de undă;
Vg  VBE VBE
• La apariţia impulsului de comandă (comutarea directă): iB  
R1 R2
TBIP rămâne în RAN (deoarece tensiunea de colector
nu poate scădea brusc din cauza capacităţii care nu
vi
admite salturi de tensiune), deci: iC= 0 iB Vg
Începe descărcarea capacităţii de sarcină şi tensiunea v0 t
de ieşire scade spre tensiunea echivalentă VCC -0 iBRC
după legea: t
Vcc
 0,9Vcc
v0 (t )  VCC   0iB RC   0iB RC e 
  Cs Rc
icm p - + t
tf tf
Comutarea directă se termină când tensiunea
de ieşire se anulează:
 
v0 t f  VCEsat  0 după timpul (durata
frontului descrescător): ic
t
0 iB
 0iB Rc CV
t f  Cs Rc ln  s CC
 0iB Rc  VCC  0 iB Csa t
t
• Pe durata impulsului TBIP este saturat dacă este îndeplinită VCC
iB  iBsi 
condiţia anterioară echivalentă cu condiţia:  0 Rc
• La dispariţia impulsului de comandă (comutarea inversă)
TBIP se blochează şi capacitatea de sarcină se încarcă după vi
legea:
Vg
 
t

v0 (t )  VCC 1  e  
  v0 t
 
• Durata frontului crescător: Vcc
0,9Vcc
t f  2,3Cs Rc  t f
icm p - + t
tf tf
Concluzii:
• inversorul descarcă repede o capacitate de sarcină
dar o încarcă greu; t
• durata frontului crescător se poate micşora prin ic
micşorarea rezistenţei de colector, dar creşte 0 iB
puterea disipată şi creşte şi tf- Csa t
t
Comutarea repetorului pe emitor cu sarcină capacitivă
• Se foloseşte în clasă A ca etaj de adaptare datorită performanţelor sale;
• Se foloseşte şi ca un comutator BL‐COND (la TTL);
• TBIP este considerat comutator ideal (neidealităţile lui înrăutăţesc răspunsul
tranzitoriu al circuitului);
• Capacitatea de sarcină – la fel ca în cazul anterior.
• Nu se saturează.
• Condiţii iniţiale: tensiunea de ieşire este nulă;
• La apariţia impulsului (comutarea directă), TBIP se deschide
în RAN, tensiunea de ieşire începe să crească:
R2
Vg  VBE  Vech
R1  R2
Vech  Rc  0  1
R1 R2
de unde:
 R2  1
Vech  Vg  VBE 
 R1  R2 1 R1 R2
 0  1Re
R1 R2
Rech  Re
0  1
 
t


v0 (t )  Vech 1  e C s Rech 
 
 

• Durata frontului crescător:
t f  2,3Cs Rech
• La dispariţia impulsului (comutarea inversă), TBIP se
blochează şi capacitatea de sarcină se va descărca spre
zero prin rezistenţa din emitor:
t

v0 (t )  Vech e C s Re
• Durata frontului descrescător:
t f  2,3Cs Re  t f +
Trep etor
Concluzii:
• Un repetor pe emitor încarcă repede o capacitate
de sarcină dar o descarcă greu. C s v0
• stâlp totemic – prin combinaţia celor două circuite:
Tinverso r
Circuite logice din familia RTL
• Funcţia logică SAU‐NU
însumare de tensiuni pe rezistenţe egale + inversor cu TBIP
Funcţionare: + Vcc
• TBIP utilizat pentru refacerea nivelelor
logice
R1 Rc
• TBIP este deschis dacă cel puţin una
dintre intrări este la nivel logic UNU vi1
ceea ce asigură nivel logic ZERO la R1
ieşire; în caz contrar, la ieşire se obţine vi2 v0
nivel logic UNU.
R1
vi3 R2

Circuite logice din familia RTL (2)
Caracteristica de transfer ( m este numărul de intrări): + Vcc
R1 Rc
  vi1
  vi2
R1
 R1  v0
vi  Vi1  VBE 1  TBIP blocat, v0  VCC  V0 H R1
 R1  vi3 R2
 R2 m  1  (în gol)
  v0
Vc c
 
 
V V
Vi1  vi  Vi 2  R1  CC  BE  V TBIP în RAN:
  0 Rc R1  BE vi1 v i2 vi
 R2
m  1 

 
 
v  V V
v0  VCC   0 Rc  i BE
 BE 
 R1 R1 
 R2
m  1 

v i  Vi 2 TBIP în SAT: v0  VoL  VCEsat  0
Circuite logice din familia RTL (3)
Zona de tranziţie: Vit  ViH  ViL  Vi 2  Vi1 (mică); + Vcc
R1 Rc
Marginile de zgomot statice: vi1
R1
vi2
MZL  Vi1  V0 L ; MZH  V0 H  Vi 2 ; MZL  MZH (în gol); R1
v0
vi3 R2
Determinarea fan‐out:
Numărul de sarcini este limitat de curentul ce poate fi obţinut v0
prin rezistenţa de colector când TBIP este blocat şi trebuie să Vc c
asigure saturarea tuturor tranzistoarelor comandate.
vi1 v i2 vi
Regimul tranzitoriu este cel caracteristic unui inversor cu TBIP. vi
V0H
t
v0
Vcc
t
Electronică Digitală (ED) – specializarea Calculatoare t fHL tfs tfLH
Circuite logice din familia DCTL
• Influenţa distribuţiei parametrilor
• Evoluţie spre IIL (I2L)
• Logica se realizează prin însumarea curenţilor TBIP
• Schema:
+ Vcc + Vcc
Rc Rc
vi1 T1
T1 T2 T3 v0
structura Şi NU
vi2 T2 v0
vi1 vi2 vi3
vi3 T3
structura SAU NU
Circuite logice din familia DCTL (2)
+ Vcc
Funcţionare SAU NU:
Rc
Dacă la o intrare este nivel logic UNU, TBIP este sat., la ieşire
v0  V0 L  VCEsat  0 T1 T2 T3 v0
Dacă la toate intrările se aplică nivel logic ZERO, TBIP este blocat şi vi1 vi2 vi3
v0  V0 H  VCC (în gol);
Funcţionare Şi NU: + Vcc
Dacă la o intrare este nivel logic ZERO, TBIP este blocat şi la ieşire Rc
se obţine
vo  VCC  VoH vi1 T1
Dacă la toate intrările se aplică nivel logic UNU, toate TBIP sunt în
vi2 T2 v0
SAT şi la ieşire se obţine
vo  VoL  VCEsat vi3 T3
Circuitul ŞI NU nu este compatibil nici cu el însuşi (decât cu restricţii
severe de proiectare) din cauza nivelelor de tensiuni
corespunzătoare aceluiaşi nivel logic ZERO pe intrări.
i E
v0
Caracteristica de transfer: Vcc gol
Vi1  VBE 0  0,6V ; sarcina
VBEsat
v BE
Vi 2  VBEsi  0,8V . v i1 v i2 vi v BE0 v BEsi v BEsat
Rezultă MZL < MZH (în gol) dar MZH foarte mic în sarcină

deoarece: VoH=VBEsat apropiat de VBEsi. + Vcc
+ Vcc Rc
Determinare fan‐out: Rc
P v01
Din condiţiile pentru cele două nivele logice, restrictivă
este condiţia de saturare a tranzistoarelor comandate, vi1 vi2 vi3
+ Vcc
Rc
în starea logică ZERO, în cele mai defavorabile condiţii
de funcţionare asigurându‐se un grad minim de Q v02
saturaţie a acestora;
Se va lua în considerare dispersia de fabricaţie a + Vcc
Rc
caracteristicii de intrare a tranzistoarelor, cu influenţă
majoră din cauza caracterului exponenţial pe care îl S v03
are;
Determinare fan‐out (2): + Vcc
+ Vcc
Rc
Tranzistoarele au caracteristici de intrare cuprinse Rc
P v01
între caracteristica de tip P şi caracteristica de
intrare de tip Q; la aceeaşi tensiune de intrare, VBE,
+ Vcc
se obţin curenţi de bază între limitele IBP şi IBQ vi1 vi2 vi3 Rc
Q v02
Se defineşte coeficientul de neuniformitate:
I BP
 cu valori de 20  50 pentru tranzistoare discrete + Vcc
I BQ şi < 10 pentru tranzistoare integrate. Rc
S v03
În cazul cel mai defavorabil, tranzistorul Q trebuie să fie saturat
cu gradul de saturaţie minim :
1 VCC  VCEsat 1 VCC
I BQ  n  1I Bsi I Bsi  
0 Rc  0 Rc
În cazul cel mai defavorabil, este un tranzistor de tipul Q şi celelalte fiind de tipul P;
curentul de sarcină va fi:
VCC  VBE
is    N  1I BP  I BQ   N  1I BQ  I BQ
Rc
Determinare fan‐out (3): + Vcc
+ Vcc
Rc
Rezultă: Rc
P v01
VCC  VBE 1
I BQ  + Vcc
Rc 1    N  1 vi1 vi2 vi3 Rc
Q v02
Condiţia de saturaţie devine:
+ Vcc
VCC  VBE 1 V  VCEsat Rc
 n  1 CC
1    N  1  0 Rc S v03
Rc
şi rezultă:
1  V  VBE  0 
N  1   CC  1
  VCC  VCEsat n  1 
+ Vcc
Cazuri particulare: + Vcc Rc
Rc
V  VBE  0 P v01
  1; N  CC
VCC n 1
+ Vcc
vi1 vi2 vi3 Rc
dacă: VCC = 4VBE (valoare tipică pentru VCC ):
3 0
Q v02
N
4 n 1 + Vcc
pentru n = 3, 0 = 100, rezultă N = 18

Rc
S v03
  10; în aceleaşi condiţii: Nmax = 3
Soluţie pentru micşorarea lui 
P Q  Se observă că: Vi = VBE + RBiB
iB
RB
IBP 50 produce o liniarizare a
vi
IBQ uBE 10
caracteristicii de intrare.
vi 2K 5K RB Dezavantaj RB: răspuns
tranzitoriu, integrare monolitică.
+ Vcc
Regimul tranzitoriu + Vcc Rc
Rc
P v01
Dezavantaj circuitul inversor.
+ Vcc
vi1 vi2 vi3 Rc
vi
Q v02
Vc c
VBEsat Rc
+ Vcc
S v03
t
t fLH
Circuite logice
Funcţie SAU‐NU

Circuite logice din familia IIL (I2L)
C5 ‐ Circuite logice din familia IIL (I2L)
Integrated injection logic IIL, I2L
Se poate considera că derivă din familia DCTL
Au fost folosite uzual înainte de apariţia circuitelor logice CMOS.
Circuite dezvoltate de companii cum ar fi Motorola (actual
Freescale) şi Texas Instruments
La bază stă inversorul format dintr‐un tranzistor emitor comun
având colectorul în gol.
Deși nivelele logice de tensiune sunt foarte apropiate (Maxim:
0.7V, Minim: 0.2V), circuitele I2L au imunitate ridicată de zgomot,
pentru că funcționează pe curent în loc de tensiune.

Se poate considera că derivă din familia DCTL:
• tranzistor injector;
• structura tehnologică unitară (suprafaţă mică 
• grad mare de integrare);
• curentul deinjecţie se alege prin polarizarea
circuitului şi prin ariile joncţiunilor (putere disipată mică şi
controlabilă);
* secţiune şi lay-out; tranzistor injector
Secţiune şi lay-out :
Multi emitor diferenţial pentru tranzistor
heterojoncţiune SiGe pentru putere de 1W la 0.9
GHz
Recent advances with SiGe heterojunction
bipolar transistors, Andreas Gruhle,
Andreas Schüppen
Electrozi dispozitiv
E/B/E/B/E/B/C.
E = emitor, B = bază,
C = colector.

Funcţionare :
K deschis (UNU):
Iinj  bază, toate secţiunile P,Q şi R sunt

saturate şi la ieşiri se obţin tensiuni mici (VCE)
corespunzătoare nivelului logic ZERO;
K închis (ZERO):
Toate tranzistoarele sunt blocate, ieşirile sunt flotante şi pot accepta tensiune
impuse de alte circuite, în cazul banal, tensiunea (VBEsat) unuia dintre tranzistoarele
comandate care va fi nivel logic UNU
Comportarea este de circuit inversor cu o
intrare şi mai multe ieşiri;
Se pot conecta şi mai multe intrări în paralel
pentru realizarea funcţiei NAND:
Funcţionare :
K deschis (UNU):
Iinj  bază, toate secţiunile P,Q şi R sunt

saturate şi la ieşiri se obţin tensiuni mici (VCE)
corespunzătoare nivelului logic ZERO;
K închis (ZERO):
Toate tranzistoarele sunt blocate, ieşirile sunt flotante şi pot accepta tensiune
impuse de alte circuite, în cazul banal, tensiunea (VBEsat) unuia dintre tranzistoarele
comandate care va fi nivel logic UNU
Comportarea este de circuit inversor cu o
intrare şi mai multe ieşiri;
Se pot conecta şi mai multe intrări în paralel
pentru realizarea funcţiei NAND:

Deficienţă majoră:
T lucrează în regim inversat (colectorul este mai puternic
dopat decât emitorul) şi, ca urmare, câştigul ascendent scade
mult, factorul de curent 0 având valori de 510 ceea ce
limitează numărul de colectoare la 35.
Se schimbă circuitul în care se aplică curentul de injecţie:
• La comutare directă (de la blocare la saturaţie, tensiunea de ieşire scade de la
VBEsat la VCEsat prin descărcarea capacităţii de sarcină, ca la un inversor cu TBIP
(adică relativ repede), iar comutarea inversă se face prin încărcarea capacităţii
de sarcină prin curentul de injecţie.
• Deoarece timpul de propagare este dat, în principal, de timpul de comutare
inversă, rezultă că va fi dependent de curentul de injecţie;
Pentru curenţi de injecţie între 0,5A şi 0,5 mA

se obţin timpi de propagare (pentru celula
elementară) între 1s şi 50 ns.

Avantaje ale tehnologiei IIL (I2L):
• Suprafaţă mică pe plachetă (nu sunt rezistenţe), densitate mare;
• Tensiune de alimentare scăzută (sub 1 V), Pd mică, densitate mare;
• Fiabilitate ridicată pentru că Pd mică
• Proces tehnologic compatibil cu cel al CIL (utilizare în convertoare A‐D‐A);
• Posibilitatea realizării compromisului putere disipată – viteză de funcţionare;
• Valoarea factorului de merit este de 1 pJ
• Cea mai mică valoare pentru circuite logice cu TBIP, comparabilă cu CMOS
(capacităţi parazite mici, excursii mici de tensiuni între cele două nivele logice);
• Posibilitatea realizării unor circuite complexe cu puţine elemente.
Exemple:
Structura P1000 cu 160
structuri cu 5 colectoare
Avantaje ale tehnologiei IIL (I2L):
• Suprafaţă mică pe plachetă (nu sunt rezistenţe), densitate mare;
• Tensiune de alimentare scăzută (sub 1 V), Pd mică, densitate mare;
• Fiabilitate ridicată pentru că Pd mică
• Proces tehnologic compatibil cu cel al CIL (utilizare în convertoare A‐D‐A);
• Posibilitatea realizării compromisului putere disipată – viteză de funcţionare;
• Valoarea factorului de merit este de 1 pJ
• Cea mai mică valoare pentru circuite logice cu TBIP, comparabilă cu CMOS
(capacităţi parazite mici, excursii mici de tensiuni între cele două nivele logice);
• Posibilitatea realizării unor circuite complexe cu puţine elemente.
Exemple:
Structura P1000 cu 160
structuri cu 5 colectoare

Circuite logice din familia DTL
Structura de bază: Poartă ŞI‐NU :
• toate diodele de la intrare blocate,
tranzistorul se saturează şi la ieşire se
obţine nivel logic ZERO;
• cel puţin o diodă de la intrare este
deschisă, tranzistorul este blocat şi la ieşire
se obţine tensiune mare (VCE), nivel logic
UNU;
• logica: D1, D2, R1;
• circuite de transpoziţie: D3, D4;
• inversor: T, Rc (şi celelate elemente de
circuit).

Structura de bază:
Fan‐out‐ul porţii DTL poate fi

crescut prin înlocuirea uneia
din diodele din circuitul de
bază cu un transzistor.
Caracteristica de transfer v0 (vi):
vi  Vi1  VBE 0  VDA  VDB  VD1  1,4V
Dioda de intrare este deschisă, diodele de
transpoziţie şi joncţiunea bază‐emitor a
tranzistorului vor fi blocate, tensiunea de ieşire
va fi VCC , nivel logic UNU;
Vi1  vi  Vi 2  VBE  VDA  VDB  VD1  1,6V

Tranzistorul este deschis în RAN;
vi  Vi 2
Tranzistorul este saturat, tensiunea de ieşire
este VCEsat
Zona de tranziţie: Vit  Vi 2  Vi1

Caracteristica de intrare:
Zona I: vi  Vi  2VD 0  VD1
'
VCC  VD  vi vi VCC  VD
ii    
R1 R1 R1
V  VD
I iL  CC Caracteristica are panta
R1 dată de R1
Zona II: Vi  vi  Vi 2
'
Caracteristica are panta
dată de R1  RB
Zona III: Panta foarte mare, tranzistorul fiind deschis;
Zona IV: Vi 3  VDA  VDB  VD 0  1,8V

Anularea curentului de intrare,
tranzistorul este saturat, IiH= 0
Marginile de zgomot statice:
MZL  Vi1  V0 L  Vi1 ; MZH  V0 H  Vi 2  VCC  Vi 2
Zona de tranziţie: Vt  Vi 2  Vi1  0,2V

Tensiunea de prag logic: V prL  1.5V .
Capacitataea de încărcare maximă statică maximă Nmax:
Starea logică UNU – număr nelimitat
Starea logică ZERO: tranzistorul de comandă să rămână în saturaţie cu un grad
minim de saturaţie n
VCC  2VD  VBE VBE 1  VCC V  VD 
iB  n  1iBsi ; iB   ; iBsi    N CC 
R1 RB  0  Rc R1 
Rezultă:
R1   0  VCC  2VD  VBE VBE  VCC 
N max       
VCC  VD  n  1  R1 RB  Rc 
Nmax depinde de tranzistor (0 , VCE ) şi de circuit (VCE , R1 , RB, RC)
MZL  Vi1  V0 L  Vi1 ; MZH  V0 H  Vi 2  VCC  Vi 2
Zona de tranziţie: Vt  Vi 2  Vi1  0,2V

Tensiunea de prag logic: V prL  1.5V .
Capacitataea de încărcare maximă statică maximă Nmax:
Starea logică UNU – număr nelimitat
Starea logică ZERO: tranzistorul de comandă să rămână în saturaţie cu un grad
minim de saturaţie n
VCC  2VD  VBE VBE 1  VCC V  VD 
iB  n  1iBsi ; iB   ; iBsi    N CC 
R1 RB  0  Rc R1 
Rezultă:
R1   0  VCC  2VD  VBE VBE  VCC 
N max       
VCC  VD  n  1  R1 RB  Rc 
Nmax depinde de tranzistor (0 , VCE ) şi de circuit (VCE , R1 , RB, RC)
Mărirea lui Nmax :
Condiţii: Rolul lui D4, preluat de joncţiunea BE a
tranzistorului T’
VBE
i B  i E'  R1'  R1''  R1
R2
iE'
VCC  Ri R '
' '
 VBE
'''
 VD  VBE
o  1
1 E 1
VCC  VBE'
 VD  VBE
 iE' 
R1''
R1  '
'
0  1
   
   
R1   0  VCC  VBE
'
 VD  VBE VBE  VCC 
N max    R 
VCC  VD  n  1  R ''
R
  R1'  ' 1 B
 c

  0  1  
Caracteristica de alimentare:
VCC  VD V  2VD  VBE VCC
I CCH  ; I CCL  CC 
R1 R1 Rc
1  V  VD VCC  2VD  VBE VCC 
Pd  VCC  CC   
2  R1 R1 Rc 
Exemplu:
I CCH  1,05mA; I CCL  5,65mA; Pd  17 mW .
vi
V0H
• Avantajele şi dezavantajele inversorului cu TBIP; t
v0
Comutarea directă: VCC t2
VprL
VCC  2VD  VBE VBE t4 t
iB   t1 ts t3
R1 RB i c
0i B
i csat t
A: + Vcc
Rc
t

0 i B CS v0 vo (t )  VCC   0iB Rc   0iB Rc e Rc C s
vo (t1 )  V prL
 0iB Rc
t1  Cs Rc ln
 0iB Rc  VCC  V prL

vi
Regimul tranzitoriu, Comutarea directă:
V0H
+ Vc c + Vcc
B: + Vec h t
Rc R1 R
D N Rec h Rech  Rc 1 v0
N VCC t2
 0i B v0  0i B v0 VprL
CS CS t4 t
t1 ts t3
i c
Vcc V  VD 0i B
 N CC i csat t
R R1
Vech  c
1 N

Rc R1
t
 

vo (t )  Vech   0iB Rc  V prL  Vech   0iB Rc e C s Rech
 0 iB Rc  Vech  V prL
Din condiţia: vo (t 2 )  0 t 2  CsVech ln
 0 iB Rc  Vech
Deci: t f  t1  t2
vi
Regimul tranzitoriu,
V0H
Comutarea inversă: t
VBE1  VCC V  VD  v0
iB 0   iBsi 
 N CC  VCC
R1 
t2
R2 0  Rc VprL
t
t4
i i t1
C: Timpul de stocare: t s   s ln B B 0 i
ts t3
iBsi  iB 0
c
0i B
D: + Vcc + Vcc i csat t
Rc R1  
t

D N vo (t )  Vech 1  e s ech
C R 
 
v0   Vech
CS vo (t3 )  V prL t3  Cs Rech ln
Vech  V prL
t

vo (t )  VCC  V prL  VCC  e
E: + Vcc C s Rech
Rc
VCC  V prL
v0 (t 4 )  0,9VCC t 4  Cs Rech ln
0,1Vcc
CS v0
t1  t s  t3
t f  t3  t4 tp 
2
VCE =15V
Varianta DTHL:
• Pentru utilizare în medii zgomotoase;
• Imunitate la zgomote ridicată:
• Diferenţe mari între nivelele logice; VCE
creşte (15 V);
• Marginile de zgomot depind de diodele de
transpoziţie.
VCE =5V


Circuite logice din familia TTL

TTL (Transistor ‐transistor logic )
Caracteristici statice ale porţii TTL standard
Valori tipice pentru elementele
de circuit:
R1 = 4k, R2 = 1,6k,
R3 = 130, R4 = 1,6k,
VCC=5V
Elementele active (diodele şi
tranzistoarele) sunt caracterizate
prin:
VBE0 = VD0 = 0,6V;
VBE0 = VD0 = 0,8V;
0 = 40
VCEsat = 00,2 V
• DTL ‐ TTL

• DTL ‐ TTL
Funcţionare după schema bloc: .
1 –circuitul care realizează logica:
tranzistor multiemitor;
2+3 – etaj de ieşire de tip stâlp totemic
cu tranzistorul Q4 inversor (2) şi cu
tranzistorul Q3 repetor pe emitor (3);
4 – separator de fază cu tranzistorul
Q2, cu sarcină în colector şi în emitor
pentru a comanda în antifază cele
două etaje ale stâlpului totemic;
Dioda D (Q5), realizată cu un
tranzistor cu scurt circuit între colector
şi bază este necesară pentru blocarea
lui Q3 atunci când Q4 este saturat:
vBE (Q3 )  VD 0  VCEsat (Q4 )  VCEsat (Q2 )  VBE (Q4 )
 vBE (Q3 )  VBE 0

Functionare Funcţia logică ŞI-NU (NAND).
Ambele intrări sunt la UNU logic,

tranzistorul Q1 are joncţiunile E-B
blocate, se deschide în RAI şi
asigură curent de bază pentru Q2
care se saturează; curentul său de
emitor saturează pe Q4 şi asigură
tensiune mică la ieşire (VCEsat), adică
nivel logic ZERO; Q3 este blocat cu
ajutorul diodei D.
Dacă cel puţin una dintre intrări este la ZERO logic (tensiune mică),
joncţiunea E-B a tranzistorului Q1 este în conducţie, Q1 se saturează şi
determină un potenţial mic pe baza lui Q2 blocându-l; se blochează şi Q4
iar Q3 este deschis şi asigură tensiune mare la ieşire, nivel logic UNU;
Functionare (2)
Condiţia de saturare a tranzistoarelor Q1,Q2 şi
Q3 (atunci când conduc);
Q1 se saturează uşor deoarece curentul său de

colector este foarte mic (curentul de intrare în Q2
blocat); curentul de bază este:
V  VBE (Q1 ) Practic egal cu curentul său de emitor; din

iB1  CC această cauză, tensiunea VCEsat (Q1) este
R1 foarte mică, practic neglijabilă, cele două
joncţiuni asigurând, practic, acelaşi curent);
Pentru Q2 se verifică relaţia: iB 2  iBsi 2
VCC  VBC (Q1 )  VBE (Q2 )  VBE (Q4 ) 5  0,8  0,8  0,8
iB 2    0,65mA
R1 4
1 1 VCC VCEsat (Q2 ) VBE (Q4 ) 1 5  0,2  0,8
iBsi 2  iCsat 2    0,062mA
0 0 R2 40 1,6
Functionare (3)
Pentru Q4 se verifică relaţia: iB 4  iBsi 4
VBE (Q4 ) V (Q )
iB 4  iE 2   iB 2  iCsat 2  BE 4 
R4 R4
VCC  VBC (Q1 )  VBE (Q2 )  VBE (Q4 ) VCC  VCEsat (Q2 )  VBE (Q4 )
  
R1 R2
VBE (Q4 ) 5  0,8  0,8  0,8 5  0,2  0,8 0,8
     2,35mA
R4 4 1,6 1
1 1 1
iBsi 4  iCsat 4  N max I il max  10  1,6  0,4mA
0 0 40
Nmax este numărul maxim de circuite identice pe care le poate comanda
circuitul, iar Iilmax este valoarea maximă a curentului de intrare al circuitului
standard în starea logică ZERO
Caracteristica de transfer vo(vi):
O intrare la UNU logic, pe cealată
se aplică tensiune între 0 şi Vcc
❶ Vi=0, Q1 saturat, Q2 blocat, Q4
blocat, tensiunea de ieşire este
dată de Q3 (în RAN, pentru că are
curent mic de colector) şi circuitul
său:
v0  VoH  VCC  R2iB 3  VBE 0 (Q3 )  VD 0
Cu valori de 3,8 – 4,1 V în

funcţie de curentul de sarcină;
În condiţiile de funcţionare cele mai defavorabile (dispersia de fabricaţie,

îmbătrânirea, variaţiile tensiunii de alimentare, variaţia temperaturii ambiante,
sarcina), se garantează: V oH  V oH min  2 , 4V
;
Caracteristica de transfer vo(vi) (2):
❷ 0  vi  Vi1 vo  VoH
Vi1 este tensiunea la care se

deschide Q2
Vi1  VBE 0 (Q2 )  VCEsat (Q1 )  0,6V
;
❸ Vi1  vi  Vi 2 
Q2 se deschide în RAN, Q3
funcţionează ca repetor pe
emitor şi tensiunea de ieşire
scade cu panta dată de raportul
rezistenţelor din colectorul şi
emitorul lui Q2 :
R
 2  1,6
R4
Vi1 este tensiunea la care se
deschide Q4
Vi 2  VBE (Q2 )  VBE 0 (Q4 )  VCEsat (Q1 )  1,4V

;
❹ Vi 2  vi  Vi 3 
Q2 este tot în RAN dar se

deschide Q4 şi tensiunea din
colectorul lui Q2 scade rapid,
acesta se saturează şi-l
blochează pe Q3; tensiunea de
ieşire scade cu o pantă mare
până la valoarea tensiunii de
saturaţie a lui Q4; u panta dată de
raportul rezistenţelor din
colectorul şi emitorul lui Q2 :
Vi3 este tensiunea la care se saturează Q2 şi Q4
Vi 3  VBE (Q2 )  VBE (Q4 )  VCEsat (Q1 )  1,6V

Caracteristica de transfer vo(vi) (5) :
❺ Vi 3  vi  VCC
Circuitul este în starea logică

ZERO la ieşire cu Q4 saturat.
vo  VoL  VCEsat (Q4 )  0,1V

Valoare mică dar dependentă de
sarcină şi de temperatură;
În condiţiile de funcţionare cele

mai defavorabile se garantează:
VoL  VoL max  0,4V ;

❻ Concluzii
• Nivelele logice:
VoH  VoH min  2,4V
VoL  VoL max  0,4V ;
• Tensiunile de intrare pentru care se
garantează stări logice bine definite la
ieşire (în condiţiile de funcţionare reale
cele mai defavorabile):
vi  Vi1  Vi1 min  0,8V  vo  VoH
vi  Vi 3  Vi 3 max  2V  vo  VoL
❻ Concluzii (2)
• Marginile de zgomot statice:
MZL  Vi1 min  VoL max  0,8  0,4  0,4V ;

MZH  VoH min  Vi 3 max  2,4  2  0,4V ;
(la stabilirea acestor valori contribuie şi
comportarea în regim tranzitoriu)
• Tensiunea de prag logic VprL, este

cuprinsă între Vi2 şi Vi3 şi se poate
considera că are valoarea: VprL ~ 1,5V

Caracteristica de intrare ii(vi) :
❶ vi  0  ii   I iL ;
VCC  VBE
I iL  iB1  iC 2  I iL   1,05 mA;
R1
Se garantează, în condiţiile de funcţionare reale cele
mai defavorabile:
I iL  I iL max  1,6 mA
Caracteristica de intrare ii(vi) (2):
❷ 0  vi  Vi1 (până la deschiderea lui Q2)

VCC  VBE  vi v
ii     I iL  i
R1 R1
Panta este dată de R1
❸ Vi1  vi  Vi 2 (până la deschiderea lui Q4)
Panta este dată de R1  0  1R2

❹ Vi 2  vi  Vi 3 (până la saturarea lui Q4) se constată şi

o zonă de rezistenţă negativă; explicaţii:
reacţia pozitivă din circuit, dependentă şi
de sarcină sau prin caracteristica de
intrare a circuitului);
❸ vi  Vi 3 curentul de intrare se anulează;
❻ Vi 3  vi  VCC Curentul de intrare este IiH cu 3 componente:

I iH
'
  i iB' 1 ; curentul tranzistorului Q1, conectat invers;
de ordinul A
I iH   l i B1 ; curentul tranzistorului lateral, format cu
'' ''
emitoarele vecine care pot fi conectate la

nivel logic ZERO, de ordinul A
I iH
'''
curentul de saturaţie al diodelor de evitare
a reflexiilor
iH  10 A , şi se garantează: I iH  I iH max  40 A
 I
Caracteristica de ieşire:
Se definesc pentru cele două stări la ieşire:

A. Ambele intrări la UNU logic, la ieşire ZERO logic, tranzistorul
Q4 în conducţie, iar tranzistorulQ3 blocat:
B. Cel puţin o intrare la ZERO logic, la ieşire UNU logic,
tranzistorul Q4 blocat, tranzistorul Q4 în conducţie;
Caracteristica de ieşire:
Se definesc pentru cele două stări la ieşire:

A. Ambele intrări la UNU logic, la ieşire ZERO logic, tranzistorul
Q4 în conducţie, iar tranzistorulQ3 blocat:
B. Cel puţin o intrare la ZERO logic, la ieşire UNU logic,
tranzistorul Q4 blocat, tranzistorul Q3 în conducţie;
Caracteristica de ieşire (A.2)
A. Ambele intrări la UNU logic,
la ieşire ZERO logic,
tranzistorul Q4 în conducţie,
iar tranzistorulQ3 blocat
❶ Se obţine caracteristica de ieşire a unui

TBIP cu un curent de bază de valoare: iB 4  2,34mA rezultă:
iC 4 max   0iB 4  94mA (foarte mare) şi putere disipată foarte mare,

se va evita scurt circuit la tensiunea de
alimentare în starea logică ZERO la ieşire;
❷ Din condiţia: VoL  VCEsat  rCsat I oL  VoL max rezultă: I oL  I oL max  16mA
❸ Rezistenţa de ieşire dinamică va fi: roL  rCsat  10

Caracteristica de ieşire (B):
B. Cel puţin o intrare la
ZERO logic, la ieşire
UNU logic, tranzistorul
Q4 blocat, tranzistorul
Q3 în conducţie;
Caracteristica de ieşire
are două zone după
starea de conducţie a
lui Q3
❶ Q3 saturat: se defineşte curentul de scurt circuit:
VCC  VCEsat (Q3 )  VD VCC  VBE (Q3 )  VD
I osc    33mA
R3 R2
V  VCEsat (Q3 )  VD  vo VCC  VBE (Q3 )  VD  vo v
io  CC   I osc  o
R3 R2 R3 R2
Cu panta dată de: roH  R3 R2  120

'

Caracteristica de ieşire (B.2):
❷ Q3 în RAN:
VCC  VBE (T3 )  VD  vo

io   0  1
R2
R2
Cu panta dată de: roH 
''
0  1
Din condiţia: VoH  VoH min rezultă:
I oH  I oH max  400 A
Uneori, se precizează:
I oH  I oH max  800 A
Caracteristica de ieşire (B.3): rezultă:
❸ Trecerea de la o pantă la alta se face atunci
când este îndeplinită condiţia:
I 0' I 0'
0 R3  VCEsat (Q3 )  R2  VBE (Q3 )
0  1 0  1
I 0'
şi rezultă: V  VCC  R3  VBE (Q3 )
'
0  1
0
cu valori dependente de β0 şi de sarcină
❹ Capacitatea de încărcare statică maximă se deduce

din condiţia:
I I 
N max   oL max , oH max   10;
 I iL max I iH max 
• încărcări diferite pe cele două stări logice;
• bilanţul curenţilor în cele două stări (dacă nu
sunt sarcini identice).
Caracteristica de alimentare:
Tensiunea de alimentare: VCC  5V  5% VCC  7V
❶ Caracteristica de alimentare icc (vi):
VCC  VBE (Q1 ) V  VBC (Q1 )  VBE (Q2 )  VBE (Q4 )

I CCH   1,05mA I CCL  CC 
R1 R1
(fără sarcină) V  VCEsat (Q2 )  VBE (Q4 )
 CC  3,2mA;
R2
Caracteristica de alimentare (2):
Rezultă: I CC  2mA; Pd  VCC I CC  10mW Parametru important
Puterea disipată creşte cu frecvenţa

Caracteristica de alimentare (3):
vi
0  vi  Vi1 : iCC  I CCH 
R1
Vi1  vi  Vi 2 : Se adaugă curentul prin Q2
vi  Vi 2 , Vi 3  Vârf de curent de alimentare,

Toate tranzistoarele sunt deschise şi cel mai mult
contează curentul prin stâlpul totemic de la ieşire;
valoarea maximă este de circa 35mW
Vi 3  vi  VCC : iCC  I CCL
Regimul tranzitoriu al porţii TTL standard
Parametru principal; timpul de propagare este: t p  10ns
iar fronturile au acelaşi ordin de mărime t pHL  t pLH
Elementul esenţial este stâlpul totemic de la ieşire:

Regimul tranzitoriu al porţii TTL standard (2)
❶ Comutarea directă:
VoH  VoL Cs

t fHL  t fHL 
 0 (Q4 )iB (Q4 )
❷ Comutarea inversă:
Timpul de stocare (ca la orice inversor);

t fLH  2,3Cs ries (Q3 ) unde:
ries (Q3 )  roH

'
sau roH
''
(repetor sau saturat).
❸ Aspecte calitative:
• Capacitatea de sarcină:
N  Cb a diodelor de evitare a reflexiilor din
circuitele comandate;
~
N  Cint capacitatea tranzistoarelor multiemitor comandate, neliniară, cu
valoare medie de 2,5 – 3,5 pF, pentru o intrare
• Capacităţile conexiunilor, neliniare, distribuite, circa 1 – 3 pF,
• Capacitatea de ieşire a porţii de comandă, neliniară, distribuită, cu valoare
tipică de 7 pF
• Valoarea totală a capacităţii de sarcină: C s  25  40 pF

❹ Contribuţia elementelor schemei electrice după modul de
comandă a tranzistoarelor:
• Q1 este în conexiune bază la masă, deci comutare rapidă;
• Q2 comutarea directă → curent de bază mare;
comutarea inversă – curentul de bază va fi;
(VCC  VoL  VBE1 )
iB 0 (Q2 )  iC (Q1 )   0 (Q1 )iB (Q1 )   0 (Q1 )
R1
• Blocarea rapidă a lui Q2 limitează curentul de resorbţie al
tranzistorului Q4 la valoarea:
V
iB 0 (Q4 )  BE  0,8 mA  t s 4 mare;
R4
❹ Contribuţia elementelor schemei electrice după modul de
comandă a tranzistoarelor (2):
i (Q )  iB 0 (Q4 )
• Timpul de stocare Q4 ; t s 4   s ln B 4
iBsi (Q4 )  iB 0 (Q4 )
de valoare mare (zeci de nS) deoarece:

• iB(Q4) este mare;
• iBSi(Q4) depinde puternic de sarcină şi de β0(Q4) :
• iB0(Q4) este relativ mic.
Observaţie: Pe durata timpului de stocare al lui Q4 apare vârful
de curent pe sursa de alimentare de valoare
foarte mare (circa 35 mA)
• Comutarea directă a lui Q4 este rapidă deoarece iB(Q4) este mare;
• Q3 comută repede fiind comandat cu curenţi mari.
❺ Influenţa elementelor extrinseci:
• capacităţile de barieră, capacităţile diodelor şi tranzistoarelor
parazite, capacităţile conexiunilor;
• depinde de rezistenţele echivalente cu care formează
constantele de timp; mai importante:.
• Constanta de timp echivalentă din colectorul lui Q3

• Constanta de timp echivalentă din baza lui Q3
Variante ale circuitelor TTL
• Poarta TTL standard;

• Poarta TTL de mică putere (LPTTL) pentru reducerea consumului;
• Poarta TTL de viteză mare (HTTL);
• Poarta TTL Schottky (STTL);
• Poarta TTL de mică putere Schottky (LPSTTL);
• Poarta TTL cu colectorul în gol;
• Poarta TTL cu trei stări – pentru funcţii SAU (ŞI) cablat;

Poarta TTL cu colectorul în gol;


Alte Familii de Circuite:
 ECL (Emitter‐coupled logic)
 MOS (Metal‐oxide semiconductor)
 CMOS (Complementary Metal‐oxide semiconductor)

Circuite logice din familia ECL
Retea de compensare a
temperaturii si tensiunii de
compensare a polarizarii
Amplificator de
intrare
diferential
C2
C1
EB
P P P P E
Iesiri pe
E emitor

Tranzistorul MOS

Tranzistoare MOS‐FET
• Tipuri de Tranzistoare cu Efect de Câmp:
– MOSFET (Metal‐Oxide Semiconductor Field‐Effect
Transistor) ‐ TECMOS
• Componente de bază în realizarea chip‐urilor VLSI de
mare densitate, cum ar fi memoriile şi
microprocesoarele
– JFET (Junction Field‐Effect Transistor)
• În special pentru aplicaţii în scheme analogice şi de
radio‐frecvenţă
Structura unui capacitor MOS
• Primul Electrod Poarta (Gate): este formată
dintr‐un material cu rezistivitate redusă,
cum ar fi siliciu policristalin;
• Al doilea electrod – Substratul (Substrate
sau Body): este format dintr‐un
semiconductor de tip n‐ sau p‐;
• Dielectricul – Bioxid de Siliciu este un
izolator electric stabil si de înaltă calitate,
între poartă şi substrat.
Tipic L = 0.1 la 3 m, W = 0.2 to 100 m, şi grosimea stratului de oxid (tox)

este în gama 2 la 50 nm
Electronică Digitală (ED) – specializarea Calculatoare Figuri: Microelectronic Circuit Design, McGraw-Hill
Structura unui capacitor MOS (2)
Tipic L = 0.1 la 3 m, W = 0.2 to 100 m, şi grosimea stratului de oxid (tox)

este în gama 2 la 50 nm
Acumularea :
VG << VTN
Golire:
VG < VTN
Inversia:
VG > VTN
• Capacitatea MOS este o funcţie
neliniară de tensiune;
• Capacitatea totală în orice regiune
este determinată de separarea
dintre suprafeţele;
• Modelarea capacităţii totale este o
combinare serie a capacităţii
oxidice şi capacitatea stratului de
recombinare dependentă de
tensiune.
Conductanţa canalului este proportională cu
vGS – Vt’ şi iD este proportional cu (vGS – Vt) vDS
Rezistenţa canalului creşte când vDS creşte.
Aici, vGS este păstrată constant la o valoare
> Vt.

Derivata caracteristicii iD–vDS
pentru un tranzistor NMOS

(a) Model pentru MOSFET cu vGS şi vDS applied

şi direcţiile normale de circulaţie ale
curenţilor.
(b) Caracteristicile iD–vDS pentru un dispozitiv cu
k’n (W/L) = 1.0 mA/V2.
Caracteristica iD–vGS pentru un tranzistor NMOS în

regiunea de saturaţie (Vt = 1 V, k’n W/L = 1.0 mA/V2).
Structura unui capacitor MOS (9) Model circuit echivalent
Modelul circuitului echivalent al unui MOSFET cu

canal n lucrând în regiunea de saturaţie.
Modelul circuitului echivalent de semnal mare al unui

MOSFET cu canal n lucrând în regiunea de saturaţie,
încorporând rezistenţa de ieşire ro.
Modelul rezistenţei de ieşire ţine cont de dependenţa
liniară ale lui iD şi vDS .

Creşterea tensiunii vDS peste valoarea vDSsat produce mutarea punctului

de strângere al canalului puţin mai departe de drenă, aceasta reducând
lungimea efectivă a canalului (prin ΔL).
Efectul mărimilor vDS şi iD în regiunea de saturaţie.

Parametrul VA al tranzistorului MOSFET depinde de procesul tehnologic, şi pentru un proces
dat, este proporţional cu lungimea canalului L.

(a) Structura de bază a unui amplificator cu sursă comună.

(b) Construcţia grafică pentru determinarea caracteristicii de transfer a amplificatorului cu sursă comună.

• MOSFET ca sursă de curent
• NMOS ca oglindă de curent
• Scalarea tranzistoarelor MOS
• Inversorul CMOS
• Capacităţile tranzistorului NMOS:
 Limitează performaţele la înaltă frecvenţă
 Limitează viteza de comutare a circuitelor în aplicaţii digitale
 Limitează frecvenţa amplificării utile care poate fi obţinută
în amplificatoare
 Capacităţilr MOSFET‐urilor depind de regiunea de operare şi
sunt funcţii neliniare ale tensiunilor aplicate pe terminalele
dispozitivului.

Tranzistoare MOS‐FET (regiunea triodă)
Cox” =Capacitatea Poartă‐canal pe
unitatea de arie(F/m2).
CGC = Capacitatea totală a canalului
poartă.
CGS = Capacitatea poartă‐sursă.
CGD =Capacitatea poartă‐drenă
CGSO şi CGDO = capacităţile de
C suprapunere (F/m).
C  GC  C W  Cox"WL  C W CSB = Capacitatea sursă‐bulk
GS 2 GSO 2 GSO
CDB = Capacitatea drenă‐bulk
C
C  GC  C W  Cox"WL  C W
GD 2 GSO 2 GSO AS şi AD = Ariile capacităţilor de jos
CSB CJ AS CJSW PS ale regiunilor sursei şi
drenei.
PS şi PD = Perimetrul regiunilor
C C A C P
DB J D JSW D joncţiunilor sursă şi drenă.
Tranzistoare MOS‐FET (regiunea de saturaţie)
Drena nu este conectată la canal
C  2C C W
GS 3 GC GSO
C C W
GD GDO

Tranzistoare MOS‐FET (regiunea de tăiere)
Regiunea canalului de conducţie
complet
CGB = Capacitatea poartă‐bulk
CGBO = Capacitatea poartă‐bulk pe
unitatea de lungime.
C C W
GS GSO
C C W
GD GDO
C C W
GB GBO
Funcţionarea tranzistoare TECMOS (MOS‐FET)
Ecuaţiile lui Sah:
1. Tranzistorul blocat: vGS < Vp; iD = 0
 2

iD  k vGS  V p vDS 
2. Tranzistorul în regiunea liniară: vDS
vGS > Vp ; vDS < VDsat 
 2 
iD  vGS  V p 2
3. Tranzistorul în saturaţie: k
vGS > Vp ; vDS > VDsat 2
cu VDsat = vGS - Vp
Parametri:
 Tensiunea de prag
 Factorul de conducţie

Tensiunea de prag:
• Dependentă de tensiunea sursă substrat;

• Dependentă de temperatură (mai puţin ca la TBIP);
• Se poate controla foarte bine în limite largi prin concentraţia
de impurităţi din izolator;
• Valori tipice: 1,5  3V
• Importanţă: micşorarea tensiunii de prag  micşorarea
tensiunii de alimentare şi a puterii disipate;
Factorul de conducţie:
Z
k  Cox
L
n mobilitatea purtătorilor de sarcină din canal (electroni);
Cox capacitatea specifică a izolatorului, pF/mm2
L, Z
L/Z geometria tranzistorului: poate fi > 1 sau <1 în raport de
funcţia pe care o îndeplineşte tranzistorul;

TEC MOS blocat:
• Irez foarte mic (nA), neglijabil;
• conductanţă foarte mică, neglijabilă
TEC MOS în conducţie:
• generator de curent comandat de tensiunea de la intrare;
• tensiunea reziduală este nulă;
• rezistenţa serie pentru tensiuni drenă sursă de valori mici (în
jurul originii) este mică, sute de 
Caracteristica de intrare:
• curent foarte mic, Iint < 10‐12 A;

• rezistenţa de intrare: Rint > 10‐12 ;
• Nmax nelimitat.
Regim tranzitoriu:
• comutarea tranzistorului intrinsec – apariţia/dispariţia
canalului la aplicarea unui câmp electric – foarte rapidă – timp
de comutare neglijabil faţă de alţi timpi de comutare, viteza
de deplasare a purtătorilor în semiconductor;
• comutarea elementelor extrinseci:
• capacitatea poartă sursă;
• capacitatea poartă drenă;
• capacitatea de barieră sursă‐substrat şi drenă‐substrat;
• capacităţile parazite;
• toate neliniare, distribuite şi dependente şi de sarcină.

Inversorul CMOS
Proiect inversor CMOS
Structura fizica inversor CMOS

Funcţionarea inversorului CMOS
Funcţionarea inversorului CMOS când vI este mare:

(a) Circuitul cu vI = VDD (novel logic-1, sau VOH);
(b) Construcţia grafică pentru determinarea punctului static de funcţionare;
(c) Circuitul echivalent.

Funcţionarea inversorului CMOS(2)
Funcţionarea inversorului CMOS când vI este mică:

(a) Circuitul cu vI = 0 V (nivel logic-0, sau VOL);
(b) Construcţia grafică pentru determinarea punctului static de funcţionare;
(c) Circuitul echivalent.
Funcţionarea inversorului CMOS (3)

Caracteristica de trasfer a inversorului CMOS
Funcţonarea în regim dinamic a inversorului CMOS
Funcţionarea dinamică a unui inversor CMOS cu sarcină capacitivă:

(a) circuit;
(b) Formele de undă de intrare şi de ieşire
(c) Traiectoria punctului static de funcţionare când intrarea trece
sus şi capacitatea C se descarcă prin intermediul lui QN;
(d) Circuitul chivalent pe durata descărcării condenstorului.

Funcţonarea inversorului CMOS
Variaţia curentului funcţie de tensiunea de intrare în cazul unui inversor CMOS.
Comparatie Inversor CMOS‐Bipolar
CMOS Bipolar
Structura fizica inversor CMOS Structura fizica inversor Bipolar

Elemente de Electronică
Digitală (EED)
Digitală (EED)
Inversor MOS

Inversor nMOS cu sarcină rezistivă
• P1‐P2: timp de comutare neglijabil;
• P2‐P3: T saturat:
vo (t )  VDD
1
 iD t iD  ka
VDD  V pa 2
Cs 2
TMOS intră în zona liniară:
V1  VDsat  VDD  V pa
CsV pa 2Cs V pa V pa
t1   a
ka
VDD  V pa 2 ka VDD  V pa VDD  V pa VDD  V pa
2
2Cs
a 
ka VDD  V pa 
Constanta de timp: ka factorul de conducţie

P3‐P4: TMOS în zona liniară:
 vo2 
iD  ka VDD  V pa vo  
 2
 vo2 
  ka VDD  V pa vo  
dvo
Cs
dt  2
ka dvo
dt  
2Cs 2VDD  V pa vo  vo2
a 2VDD  V pa   vo
t ln
2 vo
vo (t2 )  0,1VDD  V pa 
a
t2  ln 19  1,45 a
2
Comparaţie pentru diferite posibilităţi de

descărcare a unei capacităţi:
Comutarea inversă:
– încărcare prin rezistenţă fixă (de
valoare mare) la sursa de tensiune
– fenomenele fizice: compararea
curenţilor de descărcare a capacităţii cu
curentul de încărcare a capacităţii: tinc  tdesc
t

vo (t )  VDD  VoL  VDD e Rd C s
t f  2,3Cs Rd

Inversorul NMOS cu sarcină TMOS în zona liniară
• apar astfel de scheme în structuri nMOS dinamice;
• se folosesc două surse de tensiune de alimentare;
• tranzistoarele sunt ambele cu canal indus;
• se obţine o rezistenţă dinamică mai mică pentru
încărcarea capacităţii de sarcină;
• tranzistorul de sarcină ocupă o suprafaţă mult mai
mică decât rezistenţa de drenă;
• nivelul logic UNU este fixat de tensiunea de
alimentare VDD
• nivelul logic ZERO depinde de geometriile celor
două tranzistoare;
• parametrii statici sunt mai buni ca la circuitul
precedent;
Inversorul NMOS cu sarcină TMOS în zona liniară

• s‐a folosit ca circuit logic în cazul tranzistoarelor
MOS cu canal P la care tensiunea de prag nu putea
fi bine controlată, tensiunile de alimentare fiind
relativ mari pentru a putea acoperi dispersiile
acesteia;
• timpii de comutare sunt comparabili cu cei ai
schemei precedente, cu avantajul că, la integrare,
suprafaţa ocupată de acest circuit este mult mai
mică decât a celui precedent şi, deci, şi capacităţile
parazite sunt mult mai mici.

Inversorul NMOS cu sarcină TMOS saturat
• elimină sursa suplimentară;

• tranzistor amplificator; tranzistor de sarcină;
Caracteristica de transfer:
vi  V pa  V p Qa blocat, Qs în zona liniară:
iDs 
1
VDD  V p  VoH 2  0
2
VoH  VDD  V ps  VDD  V p
vi  V pa  V p Qa deschis la saturaţie; Qs în saturaţie:
egalitatea curenţilor:
ka
vi  V p 2  k VDD  vo  V p 2
s
2 2
notăm: a 
2 ka vo  VDD  V p  a vi  V p 
ks
Caracteristică liniară, cu panta ce reprezintă şi

amplificarea de tensiune pe care o realizează
acest montaj;

vi  V pa  V p Qa în zona liniară; Qs în saturaţie:
 vo2 
ks
VDD  V p  vo   ka vi  V p vo  
2
2  2
2
amplificăm:
ks

vo2 (1  a 2 )  2vo vi  V p a 2  VDD  V p   VDD  V p   0  2
Se deduce: v0(vi) Trecerea între cele două zone:
Vi1  V pa  Vi1  V p  Vo1

VDD  V p VDD  aV p
Vi1  V p  
1 a 1 a

Tensiunea corespunzătoare nivelului
logic ZERO
Pentru: vi  VoH  VDD  V p
VoL  2
VDD  V p 
2
VDD  V p
2a VDD  2V p 
ka Z a Ls
a 
ks Z s La
Margini de zgomot statice: Vi ' (1)  V p

VDD  V p  2a 
Vi '' (1)  V p    1
a2  3 
VDD  V p  aV p
Tensiunea de prag logic: V prL 
1 a

Caracteristici de alimentare:
I DDH  0;
I DDL 
ks
VDD  V p 2  ka2 VDD  V p 2
2 2a
Pd 
ka
VDD VDD  V p 2
4a 2

Regim tranzitoriu :

Regim tranzitoriu :
• comutarea directă: dacă
se neglijează curentul
tranzistorului de sarcină,
descărcarea capacităţii de
sarcină se face prin
tranzistorul amplificator,
ca la inversorul cu sarcină
rezistivă:

Regim tranzitoriu :
• P2‐P3, zona de saturaţie:
vo (t )  vo (0)  iDat  VDD  V p  a VDD  2V p  t
1 k 2
Cs 2Cs
vo (t P 2 P 3 )  VDsat a  VGSa  V p  VoH  V p 
2Cs Vp Vp
tP 2 P3  a
ka VDD  2V p VDD  2V p VDD  2V p
• P3‐P4, zona liniară :
 t 
vo (t )  VDD  2V p 1  th 
 a 
t P 3 P 4  1,45 a

Comutarea inversă:
tranzistorul amplificator se blochează şi capacitatea de sarcină se
încarcă prin tranzistorul de sarcină ce funcţionează în zona de
saturaţie:

Comutarea inversă:
 VDD  V p  vo 
dvo k s 2
Cs
dt 2
2Cs vo dvo
t 
k s VoL VDD  V p  vo 2
2Cs vo dvo
t 
k s 0 VDD  V p  vo 2
2Cs vo vo
t s
k s VDD  V p  VDD  V p  vo VDD  V p  vo
2Cs
s 
k s VDD  V p 
Comutarea inversă:
vo (t )  VDD  V p 
t
t s
vo (t P 4 P1 )  0,9VDD  V p 
t P 4 P1  9 s  s   aa2 t P 4 P1  t P 2 P 4
nMOS înlocuit cu nMOS cu canal iniţial;

Tranzistoare complementare – CMOS;
Scheme dinamice.
Structuri logice elementare cu inversoare nMOS
SAU‐NU ŞI‐NU ŞI‐SAU‐NU

Circuite de tip buffer:
Inversor Neinversor

Poarta de transmisie:

Circuit basculant bistabil:
Inversorul NMOS cu sarcină TMOS cu canal iniţial
Generalităţi:
tranzistorul de sarcină – cu canal iniţial;
canalul iniţial se realizează prin implantare ionică;
performanţe superioare celorlalte inversoare cu MOS;
folosit la microprocesorul integrat 4004;

Schema de principiu şi caracteristicile statice ale TMOS cu

canal iniţial:
TMOS cu canal iniţial este mereu în conducţie, la saturaţie sau

în zona liniară;
TMOS cu canal iniţial este mereu în conducţie, la saturaţie sau

în zona liniară;
• tranzistoarele sunt caracterizate prin Vap>0; Vsp<0; ka şi ks
• tensiunea poartă sursă a QS este nulă;
• tranzistoarele trec prin toate zonele de funcţionare;
• caracteristica de transfer are 4 zone în funcţie de starea
tranzistoarelor:
 Zona I: Qa blocat, QS deschis la limită, în zona liniară:
 Zona II: Qa în saturaţie, QS în zona liniară:
 Zona III: Qa în saturaţie, QS în saturaţie:
 Zona IV: Qa în zona liniară, QS în saturaţie:

Zona I: Qa blocat, QS deschis la limită, în zona liniară:
iDs
 s
 k s  V p VDD  VoH  
VDD  VoH 2 
vi  V pa 0
 2 
VoH  VDD Rezultă utilizare bună a tensiunii de alimentare
Zona II: Qa în saturaţie, QS în zona liniară:

ka
vi  V pa iDa  iDs  a2
ks
ka

vi  V pa  2  s
 k s  V p VDD  vo  
VDD  vo  
2
0
2  2 
vo  VDD  V ps  V s 2
p 
 a 2 vi  V pa 
2
până la intrarea în saturaţie a lui QS
V ps
Vo1  VDD  V ps Vi1    V pa
a

Zona III: Qa în saturaţie, QS în saturaţie :
• pantă infinită, se poate determina doar tensiunea de intrare,
dar nu se poate preciza tensiunea de ieşire:
• tensiunea de prag logic se detemina fie ca valorea limită
calculată anterior, fie din egalitatea curenţilor celor două
tranzistoare în saturaţie;
s
V
k
2
2
k
iDa  a V prL  V pa  s  V ps
2
2
  p

V prL    V pa
a

tensiunea de prag logic depinde numai de tensiunile de prag ale celor două
tranzistoare şi de factorul a şi trebuie să aibă o valoarea care să asigure
margini de zgomot statice cât mai mari
VDD
V prL 
2

Zona IV: Qa în zona liniară, QS în saturaţie :
 vo2 
vi  V prL iDs
k
 s V ps  2
 iDa  a
 ka  vi  V p vo   
2  2

vo2  2vo vi  V pa   1 s
a2
Vp   2
 vo  vi  V pa  v  V 
i
a 2
p 
a2
 
1 s
Vp
2
Tensiunea corespunzătoare nivelului logic ZERO:
VoL  vo (VoH )  VDD  V p  V DD  V pa 

2

1 s
a 2
 
Vp
2
(V ps ) 2
VoL 

2a 2 VDD  V pa 
Marginile de zgomot statice se deduc conform definiţiilor;
Alegerea parametrilor tranzistoarelor:

• micşorarea ariilor ocupate;
• asigurarea curenţilor de încărcare a acapacităţilor de valoare mare;
• timpi de comutare mici şi cât mai apropiaţi ca valoare;
• Vap mică pentru a avea curent mare de descărcare a capacităţii de
sarcină; mare pentru a avea margine de zgomot mare; se alege:
V pa  0,2VDD
• V ps mare pentru a avea curent mare de încărcare a capacităţii de
sarcină;
• ‐ mic, pentru VoL mic
• se alege în aşa fel încât curentul maxim al TMOS sarcină să fie egal cu
curentul maxim pe care este capabil să‐l asigure celălat tranzistor în
saturaţie (dacă ar avea acelaşi factor de conducţie):
V ps  VDD  V pa  V ps  0,8VDD  a  2
1 2
Pd  k s V ps VDD  0,16k sVDD
4
3
 
Regimul tranzitoriu :
Comutarea directă:
descărcare prin curent constant:
vo (t )  VDD 
ka
2Cs
 2
VDD  V pa t 
2CsV pa VDDV pa 2Cs

t1  a  0,31 a a 

ka VDD  V pa 2
V a
DD  V p 
2
kaVDD
Comutarea directă:
Descărcare prin curent variabil:
t
2Cs 1 2 VDD  V pa  vo  
ka 2 VDD  V paln
vo 
2Cs VDD 1
t2  ln19  1,81 a
kaVDD VDD  V pa 2
Durata frontului: t fHL  2,12 a
Timpul de propagare: t pHL  1,1 a

Comutarea inversă:
Încărcare prin QS saturat:
Cs
dvo k s s
dt
 Vp
2
  2
vo (0)  0
vo (t ) 
ks
2Cs
2
 
V ps t vo (t3 )  VDD  V ps
t3 
2Cs
V V s
 
 s
2Cs ka VDD VDD  V p 0,31a 2
a
 
k s V ps
2 DD p
k sVDD k s V  
s 2
p

Comutarea inversă:
Încărcare prin QS în zona liniară:
Cs
dvo k s 
  2V p VDD  vo  
s VDD  vo  
2

dt 2 2 
s 2C s 1 2V ps  VDD  vo
cu condiţia iniţială : vo (0)  VDD  V p t  ln
k s V ps vo  VDD
Timpul de încărcare:
2Cs 1 1
t4  ln 19  1,81a 2
a
k s V ps 2
Durata frontului crescător: t fLH  2,12a 2 a

Exemple de circuite:
Circuite SAU‐NU, Şi‐NU

Exemple de circuite:
Circuite de tip buffer

Structuri numerice cu inversoare CMOS
Schema de principiu – inversor CMOS standard
Parametrii tranzistoarelor:
 tensiunile de prag: V pn  V pp  1,5V
 factorul de conducţie intrinsec: 16A/V2 pentru canal N şi
6A/V2 pentru canal P
 factorii geometrici aleşi în aşa fel încât factorii de conducţie să
Zn Z p
kn  k p
fie cât mai apropiaţi:

Ln Lp

Nivelele logice ale inversorului CMOS
• Cele două tranzistoare funcţionează în contratimp;
• Nivelele logice nu depind de raportul dintre cei doi factori de
conducţie;
Din grafice: VoH  VDD ; VoL  0

Nivelele logice ale inversorului CMOS
• Analitic:
iDp


 k p  VDD  V p VDD  VoH  
p VDD  VoH  

2
VoH  0;
0
 2 
 VoL2 
n
 n
iD  kn  VDD  V p VoL    VoL  0.
 2 
Concluzie:
• Nivele logice bine precizate, independente de condiţiile reale de funcţionare
(inversor ideal);
• Utilizarea integrală a tensiunii de alimentare (inversor ideal).
Influenţa rezistenţei de sarcină:

Pentru Rs cuplată la masă, VoH scade (la valori peste 20k)
Pentru Rs cuplată la VDD, VoL creşte (la valori peste 20k)



Zona I, pentru 0  Vi  Vpn , Qn blocat, Qp în zona liniară



k p  VDD  VoH  V p VDD  VoH  
p VDD  VoH  

2
0
 2 
vo  VDD  VoH
n
vi  V p Qn saturat, Qp liniar
Zona II: ,


k p  VDD  vi  V p VDD  vo  
p VDD  vo  

2

vi  V pp 
2
  kn
 2  2
kn
kp
 a2
2
 
vo  vi  V pp  VDD  vi  V pp  a 2 vi  V pn  
2

Zona III, ambele tranzistoare în saturaţie, V pn  vi  V prL
Panta infinită; rezultă tensiunea de prag logic, V prL

Panta reală;
kn
V prL  V pn 2
 kp
V DD  V pp  V prL 
V prL 
VDD  V pp  aV pn
2 2 1 a
Dacă: V pn  V pp  V p kn  k p  k  a  1 :
VDD
V prL  Avantaj pentru CMOS (inversor ideal);
2

DD V
Marginile de zgomot ideale sunt egale cu, (maxime)
(inversor ideal); 2
Tensiunea V01, la care se face trecerea Qp în saturaţie:
Vo1 

VDD  a V pp  V pn   0,5V  Vp sau:
DD
1 a
p p
VDS  VDD  Vo1  vGS  V pp  VDD  V prL  V pp adică:
Vo1  V prL  V pp

p
V prL  vi  VDD  V p Qn în zona
Zona IV, pentru: :
liniară, Qp saturat:
kp
V DD  vi  V pp 2

 n vo2 
 kn  vi  V p vo   
2  2
de unde:
vo  vi  V pn  v  V 
i
n 2
p 
1
a 2
VDD  vi  V pp 
2
şi:
Vo 2  V prL  V pn
 vo2 
Zona V, pentru: VDD  V pp  vi  VDD  n

kn  vi  V p vo    0
 2
de unde: vo  VoL  0

Definite în raport cu tensiunea de prag logic:
VDD  V pp  aV pn
MZL  V prL  VoL  ;
1 a
aVDD  V pp  aV pn
MZH  VDD  V prL 
1 a
Pentru un circuit simetric: MZL  MZH  0,5VDD
Pentru tranzistoare cu parametri simetrici se determină Vi ' ( 1) Vi '' ( 1)
dvo
1

 2 VDD  Vi ' (1)  V p  2 Vi ' (1)  V p
 1
  
dvi '
 DD
2
2 V  V (1)  V  V (1)  V '
i
2
p   i p 
Caracteristica de transfer: VDD  Vi ' (1)  V p
Marginile de zgomot statice (2): Se notează x0
Vi ' (1)  V p
x 1
 2  x 2  2 x  1  4( x 2  1)
x2  1
5
3 x 2  2 x  5  0  x1  1; x2 
3
VDD  Vi ' (1)  V p 5 3VDD  2V p
  Vi
'
( 1) 
Vi ' (1)  V p 3 8
dvo
1
  
2 Vi '' (1)  V p  2 VDD  Vi '' (1)  V p   1
dvi  2
2 Vi '' (1)  V p  VDD  Vi '' (1)  V p  
2

Vi" (1)  V p
Marginile de zgomot statice (3): Se notează  y0
VDD  Vi (1)  V p
"
y 1 5
Se obţine ecuaţia: 2  y
y2  1 3
Vi" (1)  V p 5 5VDD  2V p
  Vi
"
( 1) 
VDD  Vi" (1)  V p 3 8
Se calculează marginile de zgomot:

3VDD  2V p
MZL  Vi ' (1)  VoL 
8
5VDD  2Vp 3VDD  2Vp
MZH  VoH Vi'' (1)  VDD    MZL
8 8
Concluzie: Marginile de zgomot statice sunt garantate la valori de: 0,3  0,45VDD .

Caracteristici de intrare:
Circuit de protecţie la intrare:
 Poarta este izolată şi poate acumula sarcini electrice;
 Deoarece suprafaţa este foarte mică, se poate străpunge poarta chiar la
sarcini mici (câmpul electric este foarte mare);
 Diodele D1 şi D2 limitează tensiunea de la intrare;
 Rezistenţa distribuită limitează curentul prin D1 şi D2 dacă se deschid;
 Apar diode parazite asociate rezistenţei.
 Diodă Zener de protecţie pentru supracreşteri ale tensiunii de alimentare.

Caracteristici de intrare:
Circuit de protecţie la intrare (2):
Se obţin:
 Zint foarte mare > 100 M
 Curenţi de intrare foarte mici (inversor ideal) dependenţi de VDD şi de
temperatură ( 200C  1000C):
 (-0,03nA  ‐1,6nA) la vi=0
 ( 0,036nA  0,7nA) la vi=15V
Caracteristici de ieşire:
• Rezistenţele de ieşire date de rezistenţele celor două TMOS în conducţie –
valori de ordinul sutelor de 
• Numărul de circuite identice ce poate fi comandat este, practic, nelimitat
(inversor ideal);
• Limitarea fan‐out este dată numai de regimul tranzitoriu;
• Pentru comanda unor circuite discrete se admit rezistenţe echivalente mai
mari de 50k pentru a nu se micşora marginile de zgomot;
• Tensiunea de alimentare: 3V < VDD < 15V
• Curenţii de alimentare: IDDL=0; IDDH=0; Pd=0 (inversor ideal)
totuşi se disipă putere datorită curenţilor reziduali de ordinul W
• Caracteristica de alimentare iDD(vi):
0  vi  V pn  iDD  0;
V pn  vi  V prL  iDD 
kn
2

vi  V pn
2

V prL  vi  VDD  V pp  iDD 
kp
2

VDD  vi  V pp  2
VDD  V pp  vi  VDD  iDD  0

2
kn  VDD  V p  aV p 
p n
I DD max  iDD (V prL )   V pn 
2  1 a 

I DD max 
kn  VDD  V p  V p 
p n
 kn k p
2
VDD  V pp  V pn  
2
2  1 a 
 2 k n  k p
2
 
Pentru parametri simetrici: I DD max 
k
VDD  2V p 2
8
Exemplu numeric:
VDD  10V ; V p  1,5V ; k  16 A / V 2  I DD max  100 A


sarcină capacitivă, Cs:

sarcină capacitivă, Cs:

a) Comutarea directă:
P1‐P2: se deschide Qn, se închide Qp t P1P2  0
P2‐P3: Qn deschis în saturaţie (se descarcă Cs), Qp blocat
vo (t )  VDD 
1 k
VDD  V p 2 t
Cs 2
Condiţia de trecere a lui Qn în regiunea liniară (VDS=VGS-Vp)
vo (t P2 P3 )  VDD  V p
2Cs Vp Vp 2Cs
t P2 P3    
k VDD  V p 2 k VDD  V p 
cu:
VDD  V p

P3‐P4: Qn deschis în regiunea liniară, Qp blocat:
 vo2 
  k VDD  V p vo  
dvo
Cs cu: vo (0)  VDD  Vp
dt  2
2Cs dvo
dt 
k vo2  2VDD  V p vo
;
t 2Cs 1 1 vo  1 1
 dt     dvo
0 k VDD  V p 2 VDD V p  vo  2VDD  V p  vo 

t 
1
2

ln vo  2(VDD  V p   ln vo Vv o
DD V p sau:
vo
 vo  2(VDD  V p )  2(VDD  V p )  vo
t  ln  ln
2 vo V DD V p
2 vo
2VDD  V p   vo 2t
Se poate explicita tensiunea funcţie de timp:  e
vo
 
vo  VDD  V p   VDD  V p 1  1  2t
2 2 
2t  
e 1  
e  1

 t

t

 e  e  
vo  VDD  V p 1  t   VDD  V p 1  th 
 t
 
t
  
 
 e e 
Timpul tP3P4 se defineşte ca fiind intervalul de timp după care s‐a parcurs
0,9ΔV=0,9(VDD-Vp), adica pentru:
vo (t P3 P4 )  0,1(VDD  V p )
 2VDD  V p   0,1VDD  V p  
t P3 P4  ln  ln19  1,45
2 0,1VDD  V p  2

Durata frontului descrescător:
Vp
t fHL  t P2 P3  t P3 P4    1,45
VDD  V p
Timpul de propagare la frontul descrescător:
 2(VDD  Vp )  VprL Vp  3VDD  4Vp

t pHL  tP2 P3  ln   ln
2 VprL VDD  Vp 2 VDD

b) Comutarea inversă:
P4‐P5: se deschide Qp, se închide Qn t P4 P5  0
P5‐P6: Qp deschis în saturaţie (se încarcă Cs), Qn blocat:
vo (t ) 
1 k
VDD  V p 2 t deoarece vo (0)  0
Cs 2
Condiţia ca Qp să iasă din saturaţie:
VDD  V p  VDsat  VDD  vo (t P5 P6 )  vo (t P5 P6 )  V p
2Cs Vp Vp
t P5 P6     t P2 P3
k VDD  V p 2 VDD  V p

P6‐P1: Qp deschis în regiunea liniară, Qn blocat:
Cs
dvo 
 k VDD  V p VDD  vo  
VDD  vo  
2

dt  2 
Condiţia iniţială: vo (0)  V p
Se notează: VDD  vo  u u (0)  VDD  V p dvo   du

Se obţine:
 u2 
 k VDD  V p u  
du Aceeaşi ecuaţie ca la comutarea
 Cs directă, cu variabila u
dt  2

P6‐P1: Qp deschis în regiunea liniară, Qn blocat:
 2(VDD  V p )  u  2(VDD  V p )  (VDD  vo )

t  ln  ln
2 u 2 VDD  vo
vo  VDD  VDD  V p 1  th 

 t
 
 Vp
t P6 P1  ln 19  1,45 t fLH    1,45  t fHL
2 VDD  V p
Vp  2VDD  V p   VDD  V prL 
t pLH    ln  t pHL
VDD  V p 2 VDD  V prL
Concluzii:
 comportare simetrică la cele două tranziţii;
 influenţa puternică a tensiunii de alimentare.

Exemplu numeric :
Zn
VDD  10V ; V p  1,5V ; k  16A / V 2 ;  5 Cs  2 pF
Ln
  6ns; t fHL  t fLH  1,1  8,7  9,8 ns;
t pHL  t pLH  1,1  2,8  3,9 ns.

Puterea disipată în regim tranzitoriu
• componenta determinată de regimul tranzitoriu al capacităţilor
de sarcină
• suma puterilor disipate la cele două tranziţii:
To 
To dvo
Pdis    iDnvo dt   iDp (VDD  vo )dt 
1 2
iDn  Cs
To  o To
 dt
 2

To
1 2 Cs VDD Cs 2
i v
 Dn o dt  v dv
 o o  VDD
To o To o 2To
Cs 2
Pdis  VDD  CsVDD
2
fo
To
 Dependenţa de frecvenţă;
 Dependenţa de pătratul tensiunii de alimentare.

Puterea disipată în regim tranzitoriu
• componenta determinată de fronturile neideale ale impulsurilor
de comandă;
PDP  Pav P 1
f 
Pav  CVDD
2
f T
2t r 22 P 
T  t r  t a  t f  tb 
  5 P
0.8 0.8
CVDD2
CVDD2
PDP  P 
5 P 5
t f  2 PHL Forma de unda simetrica de
comutatie inversor
t r  2 PLH
Puterea disipată în regim tranzitoriu (2)
Circuite elementare CMOS

Familii de circuite logice (de catalog):
Circuite SAU‐NU, ŞI‐NU

Circuite SAU‐NU, ŞI‐NU

Poarta de transmisie :

Poarta de transmisie (2)
• Poarta de transmisie
CMOS (T‐gate) este unul
din cele mai folosite
circuite atit pentru
aplicatii digitale cit si
analogice
• Actioneaza ca un
comutator si poate opera
intre VDD si VSS

Poarta de transmisie (3)
O componenta de baza care
trebuie luata in considerare este
Rezistenta echivalenta in stare
deschisa REQ
Ronp Ronn
REQ 
Ronp  Ronn

• Circuite cu drena în gol:
‐ translatare de nivel;
‐ tranzistoare de putere mai mare;
• Circuite cu trei stări:


Digitală (EED)
Digitală (EED)
Circuite Basculante Bistabile (CBB)

CBB, Generalităţi
Generararea şi formarea impulsurilor:
• Cu circuite regenerative;
• Cu circuite de comutaţie neregenerative asociate cu reţele de
temporizare, RC;
• Circuite regenerative:
 au două stări electrice diferite
 trecrea dintr-o stare în alta se face prin proces regenerativ:
• circuite cu buclă de reacţie pozitivă;
• dispozitive sau circuite cu rezistenţă dinamică negativă;
 Deosebiri:
 la circuitele neregenerative tensiunea de ieşire depinde permanent de
tensiunea de intrare;
 la circuitele regenerative comutarea este iniţiată de un impuls de
declanşare (din exterior sau datorită îndeplinirii unei condiţii de circuit), iar
funcţionarea circuitului nu mai depinde în continuare de impulsul de
comandă;
CBB, Generalităţi
 Elemente necesare pentru un circuit regenerativ:
 sursă de alimentare în curent continuu;
 amplificator cu reacţie pozitivă sau dispozitiv cu rezistenţă negativă;
 element de stocare temporară a energiei;
 Este cel mai simplu circuit secvential

 Are 2 stari
HIGH LOW
LOW HIGH

CBB, Generalităţi
Analiza
CMOS ideal, semnal de 5V
Pragul ideal este la valoarea

de 2.5 V
CBB, Generalităţi
Analiza
2.5 V 2.5 V
CMOS ideal, semnal de 5V
Pragul ideal este la valoarea

de 2.5 V
2.5 V 2.5 V
2.5
4.8
2.51VV 2.5 V
2.0
0.0

2.0 V
0.0
2.5 5.0
4.8
2.5 V
CBB, Generalităţi
Metastabilitate
Este inerenta in orice circuit bistabil
2 puncte stabile si unul metastabil
CBB, Generalităţi
Metastabilitate
Un alt mod de reprezentare

CBB, Generalităţi
Metastabilitate (2)
Un alt mod de reprezentare
CBB, Generalităţi
Semnale de ceas:
• Sunt foarte importante pentru majoritatea circuitelor
secventiale
• Schimba starea variabilelor de stare pe frontul crescator al
semnalului de ceas

CBB, Generalităţi
Clasificare după timpul în care circuitul stă în fiecare
din cele două stări:
 CBB;
 CBM;
 CBA;
 CBS – CBB asimetric (trigger Schmitt).
Elemente de memorie
Schema de principiu a unui CBB

Studiul condiţiilor generale de funcţionare a circuitelor
regenerative
Se consideră un amplificator cu reacţie pozitivă format, de exemplu,
din două inversoare (cu TBIP sau cu TMOS):
Circuitul are două stări stabile:
S1: V1  VoL  V2  VoH  V1  VoL
S2: V1  VoH  V2  VoL  V1  VoH
Schimbarea stării: proces regenerativ

dacă amplificarea pe buclă este >1:
Starea iniţială S1: V1 creşte (perturbaţie din exterior, de ex.)
inversorul I2 intră în zona liniară  V2, inversorul I1 intră şi el în
zona liniară  V1 creşte şi, dacă reacţia pozitivă are caracter
regenerativ, circuitul trece în starea S2; procesul este în avalanşă.

Condiţia de funcţionare regenerativă:

Condiţia de funcţionare regenerativă:
 se desface bucla de reacţie

 se reprezintă caracteristicile de transfer
ale celor două inversoare presupuse
identice;
 se elimină tensiunea v’o şi se obţine
caracteristica de transfer a
amplificatorului, vo(vi);
Panta caracteristicii în zona liniară este

dată de produsul amplificărilor individuale
ale inversoarelor: A = A1A2

Condiţia de funcţionare regenerativă (2):
Dacă se închide bucla de reacţie, adică
dacă: vo = vi (prima bisectoare) se obţin 3
puncte de funcţionare, dacă A >1 :
• două stabile (după o variaţie mică în
jurul punctului respectiv, se revine la
starea iniţială după anularea
perturbaţiei) şi
• un punct de funcţionare instabil
(orice mică perturbaţie la intrarea
duce punctul de funcţionare în unul
din cele două puncte stabile;

Condiţia de funcţionare regenerativă (3):
Se presupune A >1 şi se introduce o
tensiune perturbatoare între intrare şi
ieşire şi se trasează caracteristica vo(e);
 se folosesc relaţiile:
vo = vo(vi); vo = vi –e ;
 se elimină tensiunea e (grafo‐analitic);

se trasează pe graficul vo(e) - punctele
oţinute din rezolvarea sistemului
precedent;

Condiţia de funcţionare regenerativă (4)
Concluzii:
 Caracteristica prezintă histerezis;

 Punctele stabile, A şi B corespunzătoare celor două stări logice;
 Mărimea histerezisului, ∆VH = Es-Ei;
 Tensiunile corespunzătoare punctelor stabile, EA şi EB;
 Tensiunile perturbatoare limită, emin şi emax;
 pentru: emin < e < Ei , vo =VoL
Es < e< emax ,vo =VoH
 valorile minime ale tensiunilor perturbatoare pentru schimbarea stării:
∆VH +∆eA respectiv ∆VH +∆eB ;
 influenţa acestora asupra sensibilităţii la declanşare şi asupra

imunităţii la zgomote ale circuitului;

 Se introduce un circuit RC, se neglijează

curentul de intrare în amplificator şi
rezistenţa de ieşire a acestuia;
 Se alege o tensiune continuă Eo astfel încât
să se obţină cele trei puncte posibile de
funcţionare, peste care se aplică o
perturbaţie ∆E
 Condiţiile iniţiale: vi(0), vo(0) impuse (fixe)
 Perturbaţia ∆E va determina variaţii ale
tensiunilor de intrare şi de ieşire, ∆vi(t),
∆vo(t), cu ∆vo(0)=0

Rezultă:
dvi (t ) vo (t )  A vi (t )
i (t )  C
dt
vi (t )   R i (t )  E  vo (t )
vo (t ) RC dvo (t )
  vo (t )  E;
A A dt
dvo (t )
RC  (1  A)vo (t )  AE
dt t
Cu soluţia: 
RC
A A
vo (t )  E  Ee 1 A
1 A 1 A
• Pentru A<1, punctul de funcţionare se deplasează puţin faţă de poziţia iniţială;
• Pentru A>1, se obţine o exponenţială cu exponent pozitiv şi punctul de funcţionare
evoluează către unul din punctele stabile, în funcţie de semnul lui ∆E;
• Pentru A=1, evoluţia este liniară, cu acelaşi efect;
CBB cu TBIP
Schema de principiu:
 circuit simetric cu două inversoare

CBB cu TBIP
Stabilirea stării stabile la conectarea la tensiunea de alimentare prin
proces regenerativ;
 Starea S1: T1 blocat, vC1=VoH  VCC

T2 saturat, vC2=VoL = VCEsat 0
condiţia de blocare:
R2 R2
vB1  vC 2  VoL  VBE 0
R1  R2 R1  R2
condiţia de saturaţie:
VCC  VBE VBE 1 VCC
iB 2   
Rc  R1 R2  0 Rc
 Starea S2: T2 blocat, vC2=VoH  VCC

T1 saturat, vC1=VoL = VCEsat 0; condiţiile identice;
 Stările sunt permanent stabile;
CBB cu TBIP
Schimbarea stării: prin aplicarea unui impuls de declanşare:
 Pozitiv pe baza TBIP blocat, sau:
 Negativ pe baza TBIP saturat;
• Impulsurile de declanşare se pot aplica alternat pe cele două baze

(declanşare asimetrică) sau se pot aplica la o singură intrare de unde
sunt conduse către TBIP ce trebuie acţionat;
• Cele două moduri de declanşare sunt specifice celor două funcţii pe
care le îndeplineşte CBB: memorare, respectiv divizare a frecvenţei
impulsurilor (sau de numărare);

CBB cu TBIP
Schimbarea stării: prin aplicarea unui impuls de declanşare
• Comandă separată pe diode;
• Comandă separată cu tranzistor
CBB cu TBIP
Schimbarea stării: prin aplicarea unui impuls de declanşare
• Comandă comună cu diode

CBB cu TMOS
Funcţiile de bază ale CBB:
Memorare - circuitul trece
în starea S1 şi rămâne
nemodificată până când
cicuitul este cercetat în
privinţa stării lui logice;
Numărare:
f
f 
2
T  2T
Variante ale CBB integrate

Elemente de bază pentru circuitele secvenţiale;
Condiţionări pentru declanşare:
mai multe variante de CBB pentru comoditatea proiectării logice;
viteză de comutare maximă
Variante din punct de vedere al funcţionării logice:

CBB de tip SR,
CBB de tip T (flip-fop),
CBB de tip RST,
CBB de tip D,
CBB de tip JK,
CBB de tip master-slave.

CBB de tip T (flip‐fop)
• O intrare de tact, T (comandă pe
frontul pozitiv sau pe cel
negativ);
• Două ieşiri, Q şi Q/;
• Se folosesc la numărătoare binare

integrate.
CBB de tip SR
• Comanda asimetrică;
• Pe nivel pozitiv sau negativ (sau pe fronturi);

CBB de tip SR
Simboluri
CBB de tip SR
• Comportarea circuitului este parţial independentă de
semnalele de la intrări datorită reacţiei pozitive între
cele două NAND-uri;
 ambele trec simultan în starea 0, nedeterminare la ieşire;(se
poate evita pe cale logică);
 comanda modificării stării se poate face cu fronturile
impulsurilor care determină şi modul în care trebuie să se
modifice starea circuitului (mod de lucru asincron);

CBB de tip SR
Circuitul SR fpe bază de porţi SAU‐NU conţine
celula de memorie de bază construită cu 2
porţi SAU‐NU
Dacă Set trece sus, M1 este deschis forţând Q’
jos şi trecând Q sus
S=1  Q = 1
Dacă Reset trece sus, M4 este deschis, Q este
tras jos şi Q’ este trecut sus
R=1  Q’ = 1
Dacă atât Set cât şi Reset sunt jos, ambele
tranzistoare M1 şi M4 sunt închise, şi circuitul
păstrează starea nedefinit
Dacă atât Set cât şi Reset sunt sus, atât Q şi Q’
sunt trase jos, având o stare nedefinită. Ca
urmare, combinaţia R=S=1 nu este permisă
CBB de tip SR
Circuitul de tip SR pe bază de circuite SAU‐NU cu
sarcina realizată cu tranzistoare cu zona de epuizare.
Funcţionalitatea este aceeaşi ca la circuitul CMOS
Are o putere de repaus mai mare ca versiunea CMOS
Varianta CMOS

CBB de tip SR
Circuit SR CMOS construit cu două porţi ŞI‐NU
cu 2 intrări
Circuitul răspunde când intrările S şi R sunt
active jos.
Combinaţia S = R = 0 nu este permisă
producând o stare nedefinită
CBB de tip SR cu ceas
Circuitul de tip SR pe bază de porţi SAU‐NU cu
două intrări şi cu intrare de ceas.
Circuitul răspunde la intrările S şi R numai când
CK este sus.
Când CK este sus circuitul se comportă ca unul
simplu realizat cu porţi CMOS de tip SAU‐NU şi
răspunde la intrările S şi R.
Când CK este jos circuitul păstrează starea
curentă.
Un semnal parazit pozitiv (glitch) pe intrarea S,
când CK este sus determină trecerea lui Q sus.

CBB de tip SR cu ceas
CBB de tip SR

CBB de tip SR
Parametri de timp:
• Intirzierea de propagare;
• Latimea minima a pulsului
CBB de tip RST
Se separă semnalele care comandă bascularea circuitului
de semnalele care arată în ce stare trebuie să basculeze
circuitul (circuite sincrone, comadate de un impuls de
ceas, tact):
 intrările SR arată în ce stare trebuie să treacă circuitul;
 intrarea T (tact, ceas, clock) asigură trecerea în starea
respectivă;

CBB de tip RST
Două moduri de funcţionare:
intrările SR arată în ce stare trebuie să treacă circuitul;
1. Pe durata T=ZERO se stabilesc stările S şi R (obligatoriu diferite);
La trecerea lui T spre UNU, CBB ia starea corespunzătoare
stărilor S, R;
Se defineşte tset-up (intervalul de timp dintre stabilirea
variabilelor S şi R şi apariţia impulsului de tact);
Se defineşte tset-up (intervalul de timp pe care mai sunt
menţinute S şi R până la revenirea la ZERO a lui T).
2. Pe durata T=UNU, intrările S şi R se pot modifica determinănd şi

modificarea ieşirilor, circuitul fiind transparent pentru datele de
la intrare; la revenirea lui T la ZERO, CBB rămâne în starea
determinată de ultima tranziţie;
CBB de tip D
Se elimină şi situaţia de nedeterminare a stării de la ieşire
realizând: R=S/, intrarea respectivă fiind D:
Funcţionare: pe frontul pozitiv al impulsului de tact,
ieşirea Q va lua starea lui D;
• Se pot defini şi aici: tset-up şi thold
• Pentru T=UNU, modificările lui D se resimt direct la
ieşire.

CBB de tip D
• Un circuit de tip D este realizat, la nivel de
poartă prin utilizarea unui circuit de tip SR
pe bază de porţi SAU-NU, conectând D la
intrarea S, şi D’ la R (folosind inversor).
• Un circuit de tip D este în mod normal

implementat cu comutatoare poartă de
transmisie
CBB de tip D

CBB de tip D
• Timpul de intirziere (fata de CLK)
• Timpul tset-up (D dupa CLK)
• Timpul thold (D dupa CLK)
CBB de tip D – Parametri de timp

• Intirzierea in propagare (la C sau D)
• Timpul de stabilire tsetup (D inaintea frontului pentru C)
• Timpul de pastrare thold (D dupa frontul pentru C)

CBB de tip D – cu Trigherare pe front
Circuit D (TTL)
Comandat pe front
• Intrari de Presetare şi Ştergere (PR_L, CLR_L)
– Ca la CBB S-R
• 3 bucle de reacţie

CBB de tip D (CMOS)
• Doua bucle de reactie (pt circuite master-slave)
• Utilizeaza porti de transmisie in buclele de reactie
CBB de tip D (CMOS)
Implementari circuite:

CBB de tip JK
Elimină efectele tranziţiilor nedeterminate impuse de
intrările R şi S altfel decât la CBB de tip D:
CBB de tip JK
Funcţionare:
• J=ZERO, K=ZERO, circuit insensibil la T;

• J=ZERO, K=UNU, circuitul trece în starea Q=ZERO;
• J=UNU, K=ZERO, circuitul trece în starea Q=UNU;
• J=UNU, K=UNU, circuitul schimbă starea la
fiecare tranziţie utilă a lui T (regim de numărător);

CBB de tip Master‐Slave
Elimină transparenţa de pe durata impulsului de tact;
- pot fi de tipul SR, D sau JK;
Exemplu: două CBB de tipul RST comandate cu impulsuri
în antifază pe intrările de tact;

Comanda circuitului se face cu un impuls de tact (circuitul
poate fi sensibil la fronturi pozitive sau la fronturi
negative):
Starea iniţială cu T=ZERO – circuitul MASTER este
izolat de intrări, acestea pot fi stabilite
independent;
1: ieşirea inversorului trece în ZERO, blochează
circuitul SLAVE fiind izolat de MASTER;
2: sunt validate intrările, stările de pe R şi S
trec în MASTER; nu se simte nimic la ieşire;
3: se decuplează intrările – circuitul MASTER
rămâne izolat de intrări;
4: impulsul de tact al SLAVE‐ului trece în UNU
şi datele din MASTER trec în SLAVE;
Schimbarea stării circuiului se face pe frontul
negativ al impulsului de tact
CBB Observaţii:
❶ Circuitele basculante bistabile integrate au mai multe
intrări:
 de date: SR, D, JK;
 de tact: T (front crescător sau front descrescător);
 de comandă asincrone (prioritare faţă de celelalte intrări).
Exemplu: un CBB RST:
❷ Este necesară respectarea

timpilor dintre diferite tranziţii
aşa cum sunt precizaţi în
datele de catalog;
❸ Utilizarea bistabilului de tip D
ca un circuit de întârziere

Digitală (EED)
Digitală (EED)
Circuite Logice Programabile

CBB Observatii :
❶ Circuitele basculante bistabile integrate au mai multe

intrări:
 de date: SR, D, JK;
 de tact: T (front crescător sau front descrescător);
 de comandă asincrone (prioritare faţă de celelalte intrări).
Exemplu: un CBB RST:
❷ Este necesară respectarea

timpilor dintre diferite tranziţii
aşa cum sunt precizaţi în
datele de catalog;
❸ Utilizarea bistabilului de tip D
ca un circuit de întârziere
Dispozitive Programabile Secventiale
• Includ atit porti cit si bistabile (flip-flops).

• Exista mai multe tipuri de dispozitive
programabile secventiale. Au o structura logica
interna foarte complexa.
• Vom descrie 3 tipuri majore, fara detalii
constructive, vom folosi terminologia anglo-
saxona

Dispozitive Programabile Secventiale
1. Sequential Programmable Logic Device - SPLD

2. Complex Programmable Logic Device - CPLD
3. Field Programmable Gate Array - FPGA
Dispozitive Programabile Secventiale (2)
Programmable Logic Array (PLA)
Exemplu:
• Porti Logice SI – SAU
• 2 intrari; 2 iesiri, 2 termeni produs PLA

Programmable Logic Array (PLA)

PAL Secvential (16R8)
• 8 termeni produs cu bistabile

de tip D
• Ieşirea Q buclă la o arie ŞI
 Necesară pentru stările
maşinii
• Validare comună 3-stări pentru
toate ieşirile

PAL Secvential (16R8)
Modul iesire:

Exemplu TIBPAL22V10C (Schema bloc)

Exemplu TIBPAL22V10C (Simbolizare logica)

Exemplu TIBPAL22V10C (Macrocelula de iesire)

Exemplu TIBPAL22V10C (Macrocelula de iesire-configurari)

Exemplu TIBPAL22V10C (Forme de unda)

GAL 16V8
• Fiecare iesire poate fi

programata ca fiind
combinationala sau
registru
• Polaritatea iesirii poate fi
programata
GAL 16V8 Macrocelula de iesire

GAL 22V10
• Mai multe intrari

• Mai multi termeni produs
• Mai mare flexibilitate
GAL 22V10 Macrocelula de iesire

Dispozitive de Memorie
Random Access Memory (RAM)
RAM inseamna ca orice locatie din memorie poate fi accesata
Accesul este diferit fata de accesul secvential ca la unitati de banda

sau drive-uri hard
Doua tipuri de baza:
1) SRAM = Static RAM

2) DRAM = Dynamic RAM
Dispozitive de Memorie (2)

Static RAM (SRAM)
▪ SRAM este formata din doua inversoare care sunt configurate intr-o
bucla de reactie infinita.
▪ Configuratia pastreaza data atit timp cit este alimentata
▪ De ambele parti ale invertoarelor sunt conectate doua tranzistoare
MOSFET, care permit accesul pentru operatiile de scriere-citire
▪ Sunt foarte rapide (folosite in microprocesoare)
▪ Un bit de informatie este memorat cu un circuit cu 6 MOSFET-uri

Dynamic RAM (DRAM)
▪ DRAM memoreaza informatia utilizind un condensator
▪ Accesarea condensatorului se realizeaza cu ajutorul unui MOSFET
▪ Stocarea informatiei intr-o arie mai mica decit la SRAM
▪ Condensatorul pierde sarcina sa electrica
▪ Necesitata cilcu de “refreah” –
citire periodica a informatiei;
reincarcare periodica a condensatorului la nivelul initial
necesita circuite suplimentare

Memorie Nevolatila
▪ MROM - Mask Read Only Memory
Valorile 0 sau 1 sunt fixate (GND sau VDD) prin “masca” in
timpul procesului de fabricatie (litografie)
▪ PROM - Programmable Read Only Memory
Valorile 0 sau 1 sunt fixate prin programare; Tensiune mare care
arde sigurantele interne; O singura programare
▪ EPROM - Erasable Programmable Read Only Memory
Valorile 0 sau 1 sunt fixate prin programare; Tensiune mare care
injecteaza electroni intr-o poarta flotanta realizata cu MOSFET;
Pot fi sterse cu lumina ultravioleta, care aduce poarta flotanta
in starea initiala.
▪ EEPROM – Electrically Erasable Programmable Read Only Memory
Pot fi programate sau reprogramate folosind o tensiune mare;
Permit reconfigurarea in sistem

Digitală (EED)
Digitală (EED)
Comparatoare de tensiune

Circuite electronice care asigură
conversia semnalelor liniare în
semnale digitale, în sensul că
permit compararea semnalului de
intrare analogic cu un semnal de
referinţă punând în evidenţă –
numeric – poziţia relativă a celor
două semnale, fiind posibile două
situaţii.
Circuitul elementar – AD
vi  VR vo  VCC   0 IRc  VoL ;
vi  VR , vo  VCC  VoL
Este necesar ca regiunea de tranziţie

să fie cât mai mică: ∆Vit  0
presupune o amplificare de
tensiune cât mai mare;

Două soluţii:
 Mărirea amplificării cu mai multe etaje (comparatoare integrate
sau la utilizarea AO în circuite comparatoare de tensiune);
 Reacţie pozitivă pentru mărirea amplificării
Comparatoare de tensiune cu AO


Comparatoare integrate:
 structura internă asemănătoare cu AOP dar mai simplă;
 etaj de ieşire adaptat pentru diverse familii de circuite logice;
 timpul de răspuns este mult mai mic decât la comparatoarele cu AO
 viteza de variaţie a semnalelor la ieşire este mai mică;
 nivelele logice de la ieşire sunt adaptate.
Exemple:
 A710/711
 M339

Exemple:
 A710/711
 două etaje de amplificare – tensiunea de prag este de
circa 2 mV;
 un etaj de refacere a nivelului de ZERO;
 un etaj de ieşre compatibil TTL de mică putere;
 timp de răspuns <50 ns
utilizat pentru comanda memoriilor cu ferite;
 M339
 4 comparatoare pe cip;
 etaj de ieşire cu colectorul în gol, compatibil TTL sau
CMOS;
 răspuns lent, circa 300ns;
 permite alimentare nesimetrică;
utilizări: convertor A/D simplu;generator de impulsuri;
circuite de temporizare;oscilatoare comandate.
Exemple de comparatoare integrate utilizate în scheme cu
histerezis:

Exemple de comparatoare integrate utilizate în scheme cu
histerezis:
CBS cu tranzistoare bipolare

Circuite cu reactie pozitivă pentru mărirea amplificării
(şi micşorarea tensiunii de tranziţie a comparatorului);
Q2 repetor şi Q1 cu BM – reacţia este pozitivă;

Funcţionare: cu Q1 în RAN sau saturabil;
cu Q2 în RAN sau în saturaţie;
 dacă Q2 nesaturat:
 nivelele logice;
kVCC  VBE
VoH  VCC ; VoL  VCC   0 Rc
Re
R2
k
R1  R2  Rc1
 dacă Q2 saturat:
 nivelele logice;
Re
VoH  VCC ; VoL  VCC ,
Re  Rc 2
(nu este posibil întotdeauna);
În ambele cazuri, nivele logice nu depind esenţial

de parametrii tranzistoarelor.

Funcţionare: tensiunile de prag
 VpH
 La deschiderea lui Q1 cu Q2 în RAN:
VpH = kVcc (dacă VBE0 = VBE);
 La deschiderea lui Q1 cu Q2 în saturaţie:
Re
V pH  VBE 0  VCC
Re  Rc 2
 VpL
 La deschiderea lui Q1 în RAN:  R 
k VCC   0 c1 VBE 
 V  VBE  Re
k VCC   0 pL Rc1   V pL V pL   
Re R
  1  k 0 c1
Re
Condiţia: VpL < VpH sau: ∆Vit = VpH - VpL >0
 Mărimea histerezisului – mare – mică – în funcţie de aplicaţie;
 MN pe caracteristica de intrare – zonă de rezistenţă negativă
determinată de reacţia pozitivă din circuit;

CBS cu TEC – cu canal indus
Pentru mărirea impedanţei de intrare;
TEC cu canal indus caracterizat prin Vp şi k
Nivelele logice:
VoH = VDD (tranzistorul TBIP este blocat);
VoL  VDD   0 Rc I E ;
kVCC  (1  k )VZ R2
IE  k
Re R1  R2  Rd
CBS cu TEC – cu canal indus

tensiunile de prag
V pH  kVCC  (1  k )VZ  VBE  V p
La revenire:
VB  VZ (1  k )  k (VDD  Rd iD )  ReiD  VBE
VZ (1  k )  kVDD  VBE
iD 
Re  kRd
Dar:
2iD 2iD
vGS  V p   V pL  V p   ReiD
k k

Trigger Schmitt cu circuite integrate
Pe intrările unor circuite logice,
uneori, semnale lent variabile şi
peste care se pot suprapune tensiuni
parazite (zgomote) eventual, din
exterior;
Pentru evitarea unor comutări

necorespunzătoare se pot folosi:
 circuite cu histerezis;
 intrări cu caracteristici de histerezis;

Q1 – TBIP multiemitor, cu diode de evitare a reflexiilor;
 ieşire – stâlp totemic;
 CBS cu reacţie pozitivă;
 circuite de adaptare a nivelelor logice
 tensiunile de prag sunt: VpH = 2V; VpL = 0,7V;
Utilizare:
 întârzierea
impulsurilor şi filtrarea
de zgomote;
 formarea impulsurilor;
 preluarea corectă a
unor semnale lent
variabile:


Circuite cu histerezis cu porţi logice elementare:
V pH VoL 1 1 
vo  VoL    V prL    de unde:
R1 R2  R1 R2 
 R  R
V pH  V prL 1  1   V0 L 1
 R2  R2
V pL VoH 1 1 
vo  VoH    V prL   
R1 R2  R1 R2 
Exemplu:
TTL standard: pentru R1=360, R2=2k,
VpL = 1V; VpH = 1,7V;
Variantă CMOS: rezistenţe mai mari

Varianta CMOS
Varianta ECL

VC(t)
VTH
VTL
t
VOH
VOUT(t) TL TH
VOL
t
t=0 t = 0'
Analiza Oscilatorului cu Trigger Schmitt

Încărcarea Capacitorului Descărcarea Capacitorului
I.C. VC (0)  VTH I.C. VC (0)  VTL

VC (TL )  VTL VC (TH )  VTH
VOL  VC (t ) dV (t ) VOH  VC (t ) dV (t )
  C C C C
R dt R dt
VC (t )  VOL  (VOL  VTH )e  RC
t
VC (t )  VOH  (VOH  VTL )e  RC
t
TL
VTL  VOL  (VOL  VTH )e 
TH
VTH  VOH  (VOH  VTL )e 
RC RC
TL  RC ln( VVTHTL VVOLOL ) TH  RC ln( VOH

OH V TLV
VTH )
Frecvenţa = fosc= 1/T = 1/(TL+TH) , Factorul de umplere = TH /T

Oscilatorului cu Trigger Schmitt

Digitală (EED)
Digitală (EED)
Circuite de temporizare

Utilizare:
• realizarea unor impulsuri de durată bine precizată:

• realizarea de întârzieri bine precizate a fronturilor
implsurilor;
Se pot realiza cu circuite regenerative şi cu circuite

neregenative;
Variante:
• CBM cu elemente discrete cu reacţie negativă;
• CBM integrate BIP sau CMOS;
• CLI elementare, eventual CMOS, de tip regenerativ sau
neregenerativ;
• Dispozitive de temporizare integrate
• Dispozitive cu rezistenţă negativă;
Parametrii impulsurilor:
• T, trev , Vo, t f , t f
• Stabilitatea duratei impulsurilor;
• Reglajul duratei;

CBM cu elemente discrete
Funcţionare;
• condiţii de saturaţie;
 pentru Q”:
VCC  VBE 1 VCC  VCEsat

Rb 0 Rc 2
aproximativ: Rb   0 Rc 2
 pentru Q’:
VCC  VBE VBE 1 V 2V  VBE 
   CC  CC 
Rc 2  R1 R2  0  Rc1 Rb 

Funcţionare;
• blocarea tranzistoarelor este asigurată;
 pentru Q’:
R2
v BE1  VCEsat 2  VBE 0
R1  R2
 pentru Q”: prin salt de tensiune negativă din colectorul lui Q’
Amplitudinea tensiunii de ieşire:

R1 Rc 2 R1
Vo  VCC  VBE  VCC  VCC
R1  Rc 2 R1  Rc 2 R1  Rc 2

Formele de undă:

Determinarea elementelor formelor de undă:
tcr , T, trev
Colectorul Q” şi tcr

 
t


vo (t )  Vo 1  e  cr 
 
 
 cr  Ca Rc 2 R1  Ca Rc 2
tcr  2,3 cr (foarte mic);

tcr , T, trev
Baza lui Q” şi T

t

vB (t )  VCC  VBE  2VCC e 
dv (t ) C 2VCC  VBE  
t
  CRb i RB C o 
dt CRb
e
2VCC  VBE
vB (T )  VBE T   ln   ln 2
VCC  VBE
T  0,69  0,69CRb

tcr , T, trev
Colectorul lui Q’ şi trev
 
t

vo' (t )  VCC 1  e rev
 
 
 
 rev  CRc1 vo' (trev )  0,9VCC

1
trev  2,3 rev  2,3CRc1 f max 
T  trev

Dependenţa duratei:
 de tensiunea de alimentare;
 de temperatură;
 de rezistenţa de sarcină;
2VCC  VBE
 Tensiunea de alimentare: T  CRb ln VCC min VCC max
VCC  VBE
tensiunea de străpungere a joncţiunii emitor-bază – protecţia cu diodă serie;
 Temperatură:
dT VCC dVBE
• prin: VBE  CRb
d 2VCC  VBE VCC  VBE  d
rezultă: VCC cât mai mare;
• prin elementele de temporizare C, Rb
La durate mari contează şi elementele care nu au fost luate
în considerare: IEBo2, ICEo1, VCEsat1

Dependenţa duratei:
 De rezistenţa de sarcină:
 rezistenţa în colectorului lui Q” spre masă (saturarea lui Q’):
Rs
VCC  VBE
Rs  Rc 2 V 1 V 2V  VBE 
 BE   CC  CC 
Rc 2
Rs
 R1 R2  0  c1
R Rb 
Rs  Rc 2
 rezistenţa în colectorul lui Q” spre sursa de alimentare (saturarea
lui Q”): V  V 1 VCC  VCEsat
CC BE

Rb 0 Rc Rs
 rezistenţa în colectorul lui Q” spre sursa de alimentare (saturarea
lui Q”):
VCC  VBE VBE 1  V 2V  VBE 
   CC  CC 

Rc 2  R1 R2  0  Rc1 Rs Rb 
 rezistenţa în colectorul lui Q’ spre masă – nu se foloseşte, scade
amplitudinea impulsului de la această ieşire.
Mărirea factorului de umplere:
trev 0
 cuplarea capacităţii de temporizare prin repetor pe emitor:

Reglarea duratei CBM:
• brut, prin capacităţi;
• reglaj fin prin Rb  (Rbmin , Rbmax )
• reglaj prin generator de curent (variaţie liniară);
1 CVCC
vB (t )  VBE  VCC  It vB (t )  VBE T
C I
Scheme de reglaj prin
generator de curent:
R ''
VCC  VEB
I R '  R"
R
VCC  VEB  E
I T (E )
R
Convertor tensiune-durată
Declanşarea CBM:

CBM integrate
Circuitul de bază cu circuitul de temporizare, Rt Ct;
 circuite de intrare – pentru selectarea modului de declanşare;
 circuite de ieşire compatibile cu familia de circuite logice;
Declanşarea CBM:
 cu frontul pozitiv;
 cu frontul negativ;
 cu condiţionări de tip ŞI-SAU;
 cu intrare cu histerezis.
Durata minimă: 25ns  150ns (în funcţie de producător)

 74LS121 25ns
 MMC4098 (cu VDD = 15V) 150ns
Circuite neretriggerabile (neredeclanşabile)
Circuite retriggerabile: începe un nou ciclu de temporizare la
fiecare tranziţie semnificativă a impulsurilor de declanşare
CBM integrate: 74121

74121 Circuit monostabil multivibrator neretrigherabil
Schema bloc şi tabela de funcţionare:

74121 Circuit monostabil multivibrator neretrigherabil

74123 Circuit monostabil multivibrator retrigherabil
Schema bloc şi tabela de funcţionare:
 700 
t w  0.28Rext Cext 1  
 Rext 

CBM integrate
Durate mari:
Rt limitat Ct mare (electrolitic) – trebuie evitată
schimbarea polarităţii tensiunii pe capacitate; prin diodă
sau prin tranzistor;
5k < Rt < 2M;

5k < Rb < 2M
5k < Rc < 25k
Factor de umplere: 30%  100%

Sensibilitatea la zgomote:
Sunt sensibile din cauza circuitului liniar
Digitală (EED)
Digitală (EED)
Circuite de temporizare cu Circuite

Logice integrate elementare

Circuite de temporizare cu CLI elementare
• Pentru întârzierea unui front;
• Pentru generare de impulsuri de durată foarte scurtă;
• Pentru generarea impulsurilor de durată mare;
• Se folosesc reţele de temporizare şi CLI în schemă de

circuit regenerativ sau neregenerativ;
• Parametrii impulsului obţinut depind de parametrii CLI
şi de condiţiile reale de funcţionare;
• Trecerea impulsului de la intrare se face lent în zona
tensiunii de prag logic; pot apărea oscilaţii la ieşire; se
preferă CLI cu histerezis pe intrare;
• Valori diferite în funcţie de familia de circuite logice
folosită.

Circuite de întârziere a fronturilor
• Pentru ambele fronturi
• Pentru ambele fronturi cu CLI cu histerezis;

• Pentru ambele fronturi cu trigger Schmitt
• Parametrii corespunzători CLI cu influenţă asupra mărimii

rezistenţei de temporizare şi a capacităţii de temporizare;
VoL ,VoH roL , roH Rmin  Rt  Rmax

Pentru frontul crescător: Pentru frontul descrescător:

Impulsuri scurte pe căi separate pentru ambele fronturi (1):





CBM cu CLI cu simplă sau dublă întârziere:

Digitală (EED)
Digitală (EED)
Generatoare de impulsuri

Generează impulsuri cu frecvenţă dată, cu factor de
umplere dat şi cu fronturi, de regulă, cât mai mici;
Posibilităţi de realizare:
cu dispozitive cu rezistenţă negativă:
cu dispozitiv PNPN;
cu diodă tunel;
cu TUJ;
cu tranzistor funcţionând în avalanşă;
cu circuite cu reacţie pozitivă:
cu TBIP – CBA standard;
cu TEC;
cu porţi TTL;
cu porţi CMOS;
cu comparatoare şi cu AO;
Alte principii:
 cu mai multe monostabile în cascadă;

 cu circuite de temporizare integrate.

Circuit Basculant Astabil cu TBIP
În varianta cu cuplaj colector-bază:
Schema – funcţionare,
Două stări cvasistabile:
Circuit Basculant Astabil cu TBIP (2)

Condiţiile de blocare:
realizate prin salturile de tensiune din colectoare spre bazele
celuilat tranzistor;
Condiţii de saturaţie:
VCC  VBE 1  VCC 2VCC  VBE 

iB1     
Rb1  01  Rc1 Rb 2 
VCC  VBE 1  VCC 2VCC  VBE 
iB 2     
Rb 2  02  Rc 2 Rb1 
La limită, se acceptă: Rb   0 Rc pentru ambele tranzistoare;

Determinarea formelor de undă:
Colectorul lui Q’ Baza lui Q’

(la blocarea lui): (la blocarea lui):
t

 t



 rev1  vB1 (t )  VCC  VBE  2VCC e 1
vo1 (t )  VCC 1  e
 
  1  C1Rb1
Timp de creştere (durata Durata impulsului:

frontului crescător):
v01 (t f 1 )  0,9VCC vB1 (T1 )  VBE
t f 1  2,3 rev1 2VCC  VBE

T1  C1Rb1 ln
VCC  VBE
 rev1  C2 Rc1
T1  C1Rb1 ln 2  0,69C1Rb1

Determinarea formelor de undă:
Colectorul lui Q” Baza lui Q”

(la blocarea lui): (la blocarea lui):
t

 
t
 vB 2 (t )  VCC  VBE  2VCC e 2
vo 2 (t )  VCC 1  e  rev 2 
 
   2  C2 Rb 2
Timp de creştere (durata Durata impulsului:

frontului crescător):
vB 2 (T2 )  VBE
v02 (t f 2 )  0,9VCC
2VCC  VBE
t f 2  2,3 rev 2 T2  C2 Rb 2 ln
VCC  VBE
 rev 2  C1Rc 2 T2  C2 Rb 2 ln 2  0,69C2 Rb 2

Perioada impulsurilor:
2VCC  VBE 2V  VBE
T0  T1  T2  C1Rb1 ln  C2 Rb 2 ln CC
VCC  VBE VCC  VBE
2VCC  VBE
T0  C1Rb1  C2 Rb 2  ln  C1Rb1  C2 Rb 2 ln 2
VCC  VBE
CBM simetric: T0  2CRb ln 2  1,4CRb
1 1 1
Frecvenţa impulsurilor: f   
T0 T1  T2 2CRb ln 2
T1 C1Rb1
Factorul de umplere:   ;   0,5
T0 C1Rb1  C2 Rb 2

CBA cu pornire sigură
(o variantă pentru evitarea saturării simultane a celor două
tranzistoare):
Îmbunătăţirea fronturilor – cu diode de separare sau cu

repetoare pe emitor:

Reglajul formei de undă:
• reglaj brut prin capacităţi;
• reglaj fin prin rezistenţele de bază sau prin vB()=E

Reglajul formei de undă:
• reglaj prin generatoare de curent:
1
vB (t )  VBE  VCC  It vB T   VBE
C
CVCC CVCC 1 I
T1  T0  2 f 
I I 2 CVCC
VCC  VEB  v 1 VCC  VEB  v
dacă: I  f 
R 2 RC VCC
(convertor tensiune-frecvenţă).
• Impulsuri cu factor de umplere foarte mic;
• Reglaj al factorului de umplere (la frecvenţă
constantă):
Generatoare de impulsuri cu CLI

• Inversoare în cascadă (număr impar):
1
f 
2nt p

Generatoare de impulsuri cu CLI (2)
Utilizarea de reţele RC pentru micşorarea frecvenţei:
 capacităţi spre masă
 circuite conectate temporar în buclă de reacţie

pozitivă:

 circuit cu o singură capacitate de temporizare:

 generator de impulsuri cu inversoare CMOS:
Pe durata T1: t t
 
v1 (t )  0  VDD  0e RC  VDD e RC
v1 (T1 )  V prL  0,5VDD ; T1  RC ln 2
Pe durata T2:

t
 
t

v1 (t )  VDD  (0  VDD )e RC VDD 1  e RC 
 
 
v1 (T2 )  V prL  0,5VDD ; T2  RC ln 2
0,7
T0  2 RC ln 2 f0 
RC

 Reglarea frecvenţei şi a factorului de umplere:
 Sincronizarea impulsurilor:

Generatoare cu cuarţ:

Generatoare cu cuarţ:
 Alte variante:
cu circuite cu histerezis, cu temporizatoare integrate

Circuit de temporizare integrat 555:
 Circuit de temporizare integrat monolitic bipolar foarte

versatil:
 monostabil,
 astabil,
 generator de diferite forme de undă;
 Precizie foarte bună obţinută pentru temporizări :

 la variaţii ale tensiunii de alimentare,
 ale temperaturii sau
 în timp.
(datorită modului de control al tensiunilor din reţeaua

externă de temporizare, prin comparatoare de bună
calitate)
Circuit de temporizare integrat 555
• Schema bloc

Circuit de temporizare integrat 555 (2)
• Schema bloc

Componentele circuitului:
2
 Comparator “sus”, PS: V pH  VCC
3
 Comparator “jos” , PJ: 1
V pL  VCC
3
 Un circuit CBB de tip SR:
 Un tranzistor de descărcare,
conectat la ieşirea CBB;
 Un etaj final, de tip inversor, conectat la ieşirea CBB, capabil să
asigure curent mare în sarcină (până la 200mA);
 Un circuit de aducere la zero, ALO prin care se poate întrerupe
ciclul normal al timer‐ului (normal, intrarea ALO este cuplată la
sursa de alimentare şi devine activă când tensiunea pe ALO
scade sub 0,5V);
Schema internă cu TBIP
AN170 NE555 and NE556 applications (Philips)
Schema internă cu TBIP (divizor)

Schema internă cu TBIP (Comparator 1 ‐ sus)

Schema internă cu TBIP (Comparator 2 ‐ jos)


Schema internă cu TBIP (circuit descărcare)
Schema internă cu TBIP (circuit basculant)


Schema internă cu TBIP (circuit de ieşire)

Schema internă cu TBIP (LTSpice) pentru NE 555

Schema internă cu TBIP (LTSpice) pentru LM 555
Schema internă cu CMOS

Hans Camenzind, published in IEEE Spectrum)

Circuitul 555 transpus în variantă discretă de către Evil Mad Scientist Lab

Notă aplicaţii Custom Silicon Solutions, Inc.

Circuit Basculant Monostabil cu 555
Schema şi formele de undă:
Circuit Basculant Monostabil cu 555

Schema :
Variante de reprezentare

Circuit Basculant Monostabil cu 555 (2)
Funcţionare:
 Până la aplicarea impulsului, CBB

este în starea Q = ZERO,
tranzistorul de descărcare este
saturat şi capacitatea de
temporizare este descărcată;
 La aplicarea impulsului de

comandă (negativ) pe intrarea PJ,
la trecerea prin VPL, CBB trece în
starea Q = UNU, tranzistorul de
descărcare se blochează şi ieşirea
etajului final trece în UNU;

Funcţionare (2):
 Procesul de încărcare a capacităţii de
temporizarea de la sursa de
alimentare prin rezistenţă se
realizează după legea:
 
t

vC (t )  VCC 1  e     RC
 
 
 Procesul se termină când:
2
vC (T )  V pH  VCC
3
 Rezultă:
T  RC ln 3  1,1RC
 Timpul de revenire este foarte mic, dat de tranzistorul de descărcare care merge spre

saturaţie;

Controlul duratei:
 Utilizare convertor digital/analogic (ex. DAC08)
Circuit Basculant Astabil cu 555


Circuit Basculant Astabil cu 555 (2)
Funcţionare:
• Circuitul de temporizare; fixează frecvenţa
impulsurilor şi factorul de umplere al impulsurilor;
• Pe durata T1, Q = UNU, tranzistorul de descărcare
este blocat, capacitatea se încarcă de la VPL către
sursa de alimentare, VCC
• La atingerea tensiunii de prag superior, vC(T1)= VPH,

se schimbă starea CBB; rezultă:
• Pe durata T2, Q=ZERO, tranzistorul de descărcare

este deschis la saturaţie şi capacitateat se descarcă

vC  VCC  V pL  VCC e
de la, VPH spre 0
1  C RA  RB 
1
T1  C RA  RB ln 2

Funcţionare:
sursa de alimentare, VCC


este deschis la saturaţie şi capacitateat se descarcă

vC  VCC  V pL  VCC e
de la, VPH spre 0
1  C RA  RB 
1
T1  C RA  RB ln 2
Schema de principiu şi formele de undă:
sursa de alimentare, VCC 
t
vC  VCC  V pL  VCC e 1
1  C RA  RB 
T1  C RA  RB ln 2
este deschis la saturaţie şi capacitatea se descarcă
de la, VPH spre 0  t
vC (t )  V pH e  2  2  CRB
• La atingerea tensiunii de prag inferior, vC(T2)= VPL,
T2  CRB ln 2

• Perioada şi frecvenţa impulsurilor:
T1  C RA  RB ln 2 T2  CRB ln 2
T0  T1  T2  C RA  2 RB  ln 2
1
f0 
C RA  2 RB ln 2
 Factorul de umplere:
T1 RA  RB
 
T0 RB

 Modificarea factorului de umplere cu circuite de
separare cu diode:
T1 RA  RB
 
T0 RB
 Rezistenţa RA poate fi alimentată

de la o tensiune externă diferită de
VCC dar superioară lui VPH şi se
obţine o conversie tensiune‐
frecvenţă;

 Modificarea factorului de umplere cu circuite de separare cu diode:
Philips: NE555 and NE556 applications AN170

Generator de impulsuri cu 555 (8)
Cu frecvenţa comandată de un convertor digital/analogic
(DAC08)

• Nomogramă pentru calculul frecvenţei de oscilaţie


Circuitul CSS555C
• Versiune de putere scazută pentru 555; Compatibil la pini;
• Ideal pentru aplicaţii care lucrează la baterie: curent sub 5μA, tensiunea minimă
de 1,2V
• Module suplimentare: Numărator programabil pe 6 decade (permite generare de
întârzieri de timp lungi). Configurarea este păstrată intr-un EEPROM. Accesul RW la
memorie prin 4 fire.
• Stabilitate excelentă în gamă largă de temperatură(Circuitele analogice sunt
compensate cu temperatura).
• Capacitor intern de 100pF pentru timer
Custom Silicon Solutions, Inc.
Circuitul CSS555C
Aplicaţii :
Funcţionare ca monostabil

Circuitul CSS555C
Aplicaţii (2):

Circuitul CSS555C
Aplicaţii (3):

Circuitul CSS555C
Aplicaţii (4):

Circuitul CSS555C
Aplicaţii (5):

Circuitul CSS555C
Aplicaţii (6):

Circuitul CSS555C
Aplicaţii (7):

Circuitul CSS555C
Aplicaţii (8):

Circuitul CSS555C
Aplicaţii (9):
Funcţionare ca astabil

Circuitul CSS555C
Aplicaţii (10):

Circuitul CSS555C
Aplicaţii (11):

Circuitul CSS555C
Aplicaţii (12):

Digitală (EED)
Digitală (EED)
Generatoare de tensiune liniar

variabilă

Generatoare de tensiune liniar variabilă
 Realizează într‐o sarcină dată o tensiune v(t) a cărei variaţie în timp, în anumite
intervale, se face liniar;
 aplicaţii: TV, osciloscopie, radilocaţie, aparatură digitală, convertoare A/D, D/A,
interfeţe pentru calculator, etc.;
 forma de undă şi parametrii ei:
v(t )  Vi  k (t  t0 )

 T, durata TLV – cursa activă; valori tipice: de la zeci de ns la zeci de minute
(valoarea limită inferior este impusă de capacităţile parazite, rezistenţa minimă a
circuitului de încărcare, puterea disipată maximă; valoarea maximă este limitată
superior de caloarea maximă a capcităţii care poate fi folosită, rezistenţa maximă,
curenţii reziduali);
 Trev timpul de revenire, cu aceleaşi limitări; trebuie să fie mai mic decât durata

activă;
 V=Vf -Vi , amplitudinea TLV;
 T0 , perioada (dacă lucrează ca oscilator);
 Tc , perioada (sau durata) impulsurilor de comandă;

V max
 Abaterea de la liniaritate;  %
V

• Schema de principiu:
C se încarcă prin dipolul de încărcare, D1:

 rezistenţă fixă conectată la o sursă de alimentare;
 generator de curent simplu sau compensat;
C se descarcă prin dipolulul de descărcare, D2, cu rezistenţă echivalentă mică;
• TBIP în conducţie (eventual în saturaţie);
• tiristor amorsat sau alte dispozitive;

• Schema de principiu (2):
Cel mai simplu model; încărcarea unei capacităţi printr‐o rezistenţă fixă
de la o sursă de tensiune fixă:
 
t


vo (t )  E 1  e RC 
 
 
t  T  RC
E
vo (t )  t
RC
Coeficient de neliniaritate:
E
 %   1% T  RC
8CR

• Schema de principiu (3):
Îmbunătăţirea performanţelor:
a) Introducerea capacităţii în bucla de reacţie negativă a unui amplificator
cu amplificare de tensiune negativă, - A , ceea ce determină, prin efect
Miller, multiplicarea electronică a capacităţii de (1-A) ori şi, ca urmare,
micşorarea corespunzătoare a coeficientului de neliniaritate; GTLV de
tip Miller;
b) Introducerea rezistenţei într‐o buclă de reacţie pozitivă a unui

amplificator neinversor, A, subunitară, ceea ce determină mărirea prin
bootstrapare a rezistenţei de 1/(1-A) ori şi, deci, micşorarea
corespunzătoare a coeficientului de neliniaritate; GTLV de tip bootstrap;
c) Încărcarea capacităţii printr‐un generator de curent constant realizat cu

TBIP sau TEC sau cu AO.
Generator TLV cu tiristor

• Caracteristica şi parametrii tiristorului:
• Va, tensiunea de amorsare dependentă de curentul de

poartă, Ip;
• V0, tensiunea de menţinere;
• Imax, curentul maxim admis prin tiristor;
• I0, curentul de închidere a tiristorului;
• Tensiunea de străpungere;
• Timpul de comutare;

Generator TLV cu tiristor (2)
 Schema de principiu, funcţionare şi formele de undă (fig.
a,c,d):
Generator TLV cu tiristor (3)

t

 Încărcarea capacităţii: vo (t )  E  V0  E e RC
 Procesul se termină când: vo (T )  Va
E  V0
 Durata TLV: T  RC ln
E  Va t

E  V0 Va  V0 r RC
 Descărcarea capacităţii: iT   e
Rr r
 Blocarea tiristorului are loc atunci iT (trev )  I 0
când curentul prin tiristor scade Va  V0
sub valoarea curentului de trev  rC ln r
E  V0
blocare: I0 
Rr
T
 coeficientul de neliniaritate: 
8 RC
GTLV de tip Miller
Schema si formele de semnal:
 Amplificatorul poate fi realizat cu TBIP, TEC, AO cu influenţe asupra

parametrilor formei de undă;
t
 Sensul crescător al tensiunii de ieşire: vo (t )  Vi  E
RC
t
 Sensul descrescător al tensiunii: vo (t )  V f  E
RC
 Durata unei semiperioade: T0 V  Vi V
 RC f  RC o
2 E E
GTLV de tip bootstrap

 Tensiunea de pe rezistenţă:

 Comutatorul K: cu TBIP, cu TEC, cu poartă logică;

GTLV de tip bootstrap (2)
 Limitarea amplitudinii se face

prin elementele neliniare ale
amplificatorului;
Amplificatorul: Diferenţe:
Repetor pe emitor; Impedanţa de intrare;
Repetor pe sursă; Impedanţa de ieşire;
Repetor cu AO Amplificarea de tensiune;
Mărimi reziduale
E Vo max
 Durata TLV: Q  CV  CVo max  TI  T  T  CR
R E
 E poate fi tensiunea de pe o capacitate mare;
 Neliniaritatea este limitată; Circuit cu dublă bootstrapare (fig. b);
GTLV bootstrap cu TBIP (3)

 Tranzistorul Q1: comutator;
 Tranzistorul Q2: amplificator de

tensiune, repetor;

Funcţionarea schemei:
Curentul prin rezistenţă:

VCC  VD VCC
I 
R R
Capacitatea se încarcă liniar, prin

curent constant:
I
vC (t )  t vo (t )  vC (t )  VBE
C
Saturarea lui Q2 are loc atunci

când:
vo (T )  VCC
Durata TLV: VCC  VBE

T  RC  RC
VCC  VD

Funcţionarea schemei (2):
Revenirea se face prin descărcarea
capacităţii prin diferenţa curenţilor
celor două generatoare de curent,
până la saturarea lui Q1 :
I desc   0iB1  I
Vg  VBE VBE
iB1  
R1 R2
CVCC
trev 
 0iB1  I

Funcţionarea schemei (3):
Liniaritatea este foarte bună:
1 Vo max  C R 
 1  A   
8 VCC  C0 Rint 
Cauze:
• Rezistenţa de pierderi a lui Q1
blocat;
• curentul de pierderi al lui Q1;
• Rezistenţa de pierderi a
condensatorului;
• Impedanţa de intrare în
amplificator;
• Curentul invers al diodei blocate;
• Pierderea de tensiune de pe
capacitatea C0
C
CV0  C0V V  V0
C0

Variantă îmbunătăţită:

GTLV cu generatoare de curent constant
GTLV cu generatoare de curent constant (2)
 Q2 generator de curent:
VZ  VEB
I
R
 Q1 comutator comandat cu

impuls;

GTLV cu generatoare de curent constant (3)
 Pe durata încărcării capacităţii:

1
vo (t )  It (până la saturarea lui Q2)
C
 Tensiunea finală (amplitudinea
TLV):
V0  V f  VCC  VZ  VEB
VCC  VEB  VZ
 Din condiţia: v0(t)= V0, rezultă: T  RC
VZ  VEB
CV f Vg  VBE VBE
 La revenire: trev  iB1  
 0iB1  I R1 R2
 Neliniarităţi (rezistenţe: Q1, blocat, de ieşire a generatorului de

curent, rezistenţa de pierderi a condensatorului, de sarcină)

Electronică Digitala (ED) - Merged PDF

Încărcat de

Drepturi de autor:

Formate disponibile

Electronică Digitala (ED) - Merged PDF

Încărcat de

Informații document

Titlu original

Drepturi de autor

Formate disponibile

Partajați acest document

Partajați sau inserați document

Opțiuni de partajare

Vi se pare util acest document?

Este necorespunzător acest conținut?

Drepturi de autor:

Formate disponibile

Electronică Digitala (ED) - Merged PDF

Încărcat de

Drepturi de autor:

Formate disponibile

Electronică Digitală (ED)

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

• Număr ore curs: 42 ore

• Precondiţii: parcurgerea şi/sau promovarea

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Procesul tranzitoriu într‐un circuit de ordinul I (2)

x(0)  x()  B  B  x(0)  x()

Mărimile x(0), x() şi  se deduc prin inspectarea circuitului luând în considerare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Procesul tranzitoriu într‐un circuit de ordinul I (3)

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

 la saltul de tensiune capacitatea se comportă ca un scurtcircuit şi se

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Se rezolvă ultimele patru ecuaţii, se deduc tensiunile V1, V2, V3 şi V4 şi se verifică

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Concluzie: elementele adăugate (R,C, τ) trebuie să fie mult mai

Comutator ideal: Vrez  0, ron  0, I rez  0, R p  

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Aproximarea caracteristicii (2):

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Aproximarea caracteristicii (3):

Elemente de Electronică Digitală (EED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare

dioda = comutator ideal

Electronică Digitală (ED) – specializarea Calculatoare

dioda = comutator ideal • Pentru vi  E dioda D deschisă, vo = vi ;

Electronică Digitală (ED) – specializarea Calculatoare

dioda = comutator ideal cu tensiune de prag

• Pentru vi  E-VD , dioda D deschisă, vo = vi +VD;

dioda = comutator ideal cu tensiune de prag

Electronică Digitală (ED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare

dioda = comutator ideal

• Pentru vi  E dioda D blocată, vo = vi ;

Electronică Digitală (ED) – specializarea Calculatoare

dioda = comutator ideal cu tensiune de prag

• Pentru vi  E+VD , dioda D blocată, vo = vi ;

• Pentru vi  E, dioda D blocată, vo = vi

Electronică Digitală (ED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare

dioda = comutator ideal

Electronică Digitală (ED) – specializarea Calculatoare

dioda = comutator ideal

Electronică Digitală (ED) – specializarea Calculatoare

Electronică Digitală (ED) – specializarea Calculatoare