i

REPBLICA BOLIVARIANA DE VENEZUELA

MINISTERIO DEL PODER POPULAR PARA LA DEFENSA
UNIVERSIDAD NACIONAL EXPERIMENTAL POLITECNICA DE LAS
FUERZAS ARMADAS NACIONAL BOLIVARIANA
NUCLEO TRUJILLO








CMOS
INTEGRANTES:
JOSE YOEL ABREU
NESDANIEL RODRIGUEZ
SEMESTRE:VI
SECCION:05
ii

ndice General
INTRODUCCION1
1. MOS Complementado (CMOS)...2
2.Historia del CMOS..2
3. Puertas lgicas de la familia CMOS.......5
3.1. Inversores CMOS...5
3.2. Compuerta NAND CMOS.8
3.3. Compuerta NOR CMOS....9
3.4. Compuertas AND Y OR...11
3.5. Caractersticas de la familia lgica CMOS...11
4.Caractersticas de las series CMOS..11
5. Caractersticas comunes a todos los dispositivos CMOS.13
6. CMOS y bipolar20
7. Ventajas y desventajas del CMOS...21
CONCLUSION.....23
REFERENCIAS BIBLIOGRFICAS24


1

INTRODUCCIN
Los diseadores de circuitos integrados solucionan los problemas que
se plantean en la integracin, esencialmente, con el uso de transistores. Esto
determina las tecnologas de integracin que, actualmente, existen y se
deben a dos tipos de transistores que toleran dicha integracin: los bipolares
y los CMOS y sus variantes.
En la familia lgica MOS Complementario (CMOS) fue desarrollado
por Wanlass y Sah, de Fairchild Semiconductor, a principios de los aos 60,
el CMOS elimina la carga activa, debido a que su estructura complementaria
hace que slo se consuma corriente en las transiciones y se suelen sustituir
los registros dinmicos por estticos.
El trmino complementario se refiere a la utilizacin de dos tipos de
transistores en el circuito de salida, en una configuracin similar a la ttem-
pole de la familia TTL. La lgica CMOS ha emprendido un crecimiento
constante en el rea de la MSI, principalmente a expensas de la TTL, con la
que compite directamente. El proceso de fabricacin de CMOS es ms
simple que el TTL y tiene una mayor densidad de integracin, lo que permite
que se tengan ms circuitos en un rea determinada de sustrato y reduce el
costo por funcin.
2

1. MOS Complementado (CMOS)
CMOS (semiconductor complementario de xido metlico), es una de
las familias lgicas empleadas en la fabricacin de circuitos integrados. Su
principal caracterstica consiste en la utilizacin conjunta de transistores de
tipo PMOS y tipo NMOS configurados de tal forma que, en estado de reposo,
el consumo de energa es nicamente el debido a las corrientes parsitas,
colocado obviamente en la placa base.
En la actualidad, la mayora de los circuitos integrados que se fabrican
utilizan la tecnologa CMOS. Esto incluye microprocesadores,
memorias, procesadores digitales de seales y muchos otros tipos de
circuitos integrados digitales cuyo consumo es considerablemente bajo.
Drenador (D) conectada a tierra (Vss) (0), el valor 0 no se propaga al
surtidor (S) y por lo tanto a la salida de la puerta lgica. El transistor PMOS,
por el contrario, est en estado de conduccin y es el que propaga un
'1' (Vdd) a la salida.
Otra de las caractersticas importantes de los circuitos CMOS es que
son regenerativos: una seal degradada que acometa una puerta lgica
CMOS se ver restaurada a su valor lgico inicial 0 1, siempre y cuando
an est dentro de los mrgenes de ruido que el circuito pueda tolerar.

2. Historia
La tecnologa CMOS fue desarrollada por Wanlass y Sah, de Fairchild
Semiconductor, a principios de los aos 60. Sin embargo, su introduccin
comercial se debe a RCA, con su famosa familia lgica CD4000.
Posteriormente, la introduccin de un bfer y mejoras en el proceso
de oxidacin local condujeron a la introduccin de la serie 4000B, de gran
xito debido a su bajo consumo (prcticamente cero, en condiciones
estticas) y gran margen de alimentacin (de 3 a 18 V).
3

RCA tambin fabric LSI en esta tecnologa, como su
familia COSMAC de amplia aceptacin en determinados sectores, a pesar de
ser un producto caro, debido a la mayor dificultad de fabricacin frente a
dispositivos NMOS.
Pero su taln de Aquiles consista en su reducida velocidad. Cuando se
aumenta la frecuencia de reloj, su consumo sube proporcionalmente,
hacindose mayor que el de otras tecnologas. Esto se debe a dos factores:
La capacidad MOS, intrnseca a los transistores MOS
La utilizacin de MOS de canal P, ms lentos que los de canal N, por
ser la movilidad de los huecos menor que la de los electrones.

El otro factor negativo era la complejidad que conlleva el fabricar los dos
tipos de transistores, que obliga a utilizar un mayor nmero de mscaras.
Por estos motivos, a comienzos de los 80, algunos autores pronosticaban
el final de la tecnologa CMOS, que sera sustituida por la novedosa I2L,
entonces prometedora.
Esta fue la situacin durante una dcada, para, en los ochenta, cambia el
escenario rpidamente:
Por un lado, las mejoras en los materiales, tcnicas de litografa y
fabricacin, permitan reducir el tamao de los transistores, con lo que
la capacidad MOS resultaba cada vez menor.
Por otro, la integracin de dispositivos cada vez ms complejos
obligaba a la introduccin de un mayor nmero de mscaras para
asegurar el aislamiento entre transistores, de modo que no era ms
difcil la fabricacin de CMOS que de NMOS.

En este momento empez un eclosin de memorias CMOS, pasando de
256x4 bits de la 5101 a 2kx8 de la 6116 y 8Kx8 en la 6264, superando, tanto
4

en capacidad como consumo reducido y velocidad a sus contrapartidas
NMOS. Tambin los microprocesadores, NMOS hasta la fecha, comenzaron
a aparecer en versiones CMOS (80C85, 80C88, 65C02). Y aparecieron
nuevas familias lgicas, HC y HCT en competencia directa con la TTL-LS,
dominadora del sector digital hasta el momento.
Para entender la velocidad de estos nuevos CMOS, hay que considerar la
arquitectura de los circuitos NMOS:
Uso de cargas activas. Esto es, un transistor se polariza con otros
transistores y no con resistencias debido al menor tamao de
aquellos. Adems, el transistor MOS funciona fcilmente como fuente
de corriente constante. Entonces un inversor se hace conectando el
transistor inversor a la carga activa. Cuando se satura el transistor,
drena toda la corriente de la carga y el nivel da salida baja. Cuando se
corta, la carga activa inyecta corriente hasta que el nivel de salida
sube. Y aqu est el compromiso: es deseable una corriente pequea
porque reduce la necesidad de superficie en el silicio (transistores ms
pequeos) y la disipacin (menor consumo). Pero las transiciones de
nivel bajo a nivel alto se realizan porque la carga activa carga la
capacidad MOS del siguiente transistor, adems de las capacidades
parsitas que existan, por lo que una corriente elevada es mejor, pues
se cargan las capacidades rpidamente.
Estructuras de almacenamiento dinmicas. La propia capacidad
MOS se puede utilizar para retener la informacin durante cortos
periodos de tiempo. Este medio ahorra transistores frente al bien
estable esttico. Como la capacidad MOS es relativamente pequea,
en esta aplicacin hay que usar transistores grandes y corrientes
reducidos, lo que lleva a un dispositivo lento.


5

2.1. La tecnologa CMOS mejora estos dos factores:
Elimina la carga activa, la estructura complementaria hace que slo se
consuma corriente en las transiciones, de modo que el transistor de
canal P puede aportar la corriente necesaria para cargar rpidamente
las capacidades parsitas, con un transistor de canal N ms pequeo,
de modo que la clula resulta ms pequea que su contrapartida en
NMOS.
En CMOS se suelen sustituir los registros dinmicos por estticos,
debido a que as se puede bajar el reloj hasta cero y las reducidas
dimensiones y bajo consumo de la celda CMOS ya no hacen tan
atractivos los registros dinmicos.

3. Puertas lgicas de la familia CMOS
3.1. Inversores CMOS
Un dispositivo CMOS consiste en distintos dispositivos MOS
interconectados para formar funciones lgicas. Los circuitos CMOS combinan
transistores PMOS y NMOS, cuyos smbolos ms comunes son los que se
muestran en la Figura 1.



Figura1: Smbolos ms comunes de los transistores PMOS y NMOS.
6

La circuitera del inversor CMOS bsico se muestra en la Figura 2 (a).
El inversor CMOS tiene dos MOSFET en serie de modo que, el dispositivo
con canales P tiene su fuente conectada a + VDD (un voltaje positivo) y el
dispositivo de canales N tiene su fuente conectada a masa. Las compuertas
de los dos dispositivos se interconectan con una entrada comn. Los
drenajes de los dos dispositivos se interconectan con la salida comn.

El circuito mostrado en la Figura 2 (a) representa un inversor CMOS y
est formado por un transistor de canal tipo P (QP1) y otro de canal tipo N
(QN1).

Los niveles lgicos para CMOS son esencialmente + VDD para 0 y 1
lgicos y 0 V para el 0 lgico.

Consideremos primero el caso donde A1 = + VDD (la entrada A1 est
en un nivel alto (1)). En esta situacin, la compuerta de QP1 (canales P)
est en 0 V en relacin con la fuente de QP1. De este modo, QP1 estar en
el estado OFF con ROFF =

La compuerta de QN1 (canales N) estar

en + VDD en relacin con su fuente, es decir, transistor QP1 se pone en
estado de corte y el transistor QN1 se activa. El resultado es un camino de
baja impedancia de tierra a la salida y uno de alta impedancia de VDD a la
salida F.

Consideremos el caso donde A1 = 0 V (la entrada A1 est en nivel
bajo (0)). QP1 tiene ahora su compuerta en un potencial negativo en
relacin con su fuente, en tanto que QN1 tiene VGS = 0 V. De este modo,
QP1 estar encendida con RON=1 k y QN1 apagada con ROFF =

produciendo un F de aproximadamente + VDD. En resumen QP1 se

activa y el transistor QN1 se pone en estado de corte. El resultado es un
7

camino de baja impedancia de VDD a la salida F y uno de alta impedancia de
tierra a la salida.

Los transistores operan de forma complementaria, cuando la tensin de
entrada se encuentra en alto (1 lgico), el transistor NMOS entra en estado
de conduccin y el transistor PMOS entra en corte, haciendo que la salida
quede en bajo (0 lgico). La situacin inversa ocurre cuando la tensin se
encuentra en bajo.


Figura 2 (a). Esquema del INVERSOR CMOS.


Figura 2 (b). Tabla de estados del inversor CMOS.

8



3.2. Compuerta NAND CMOS


Se pueden construir otras funciones lgicas diferentes del inversor
bsico. La Figura 3 (a) muestra una compuerta NAND formada por la adicin
de un MOSFET de canales P en paralelo y un MOSFET de canales N en
serie al inversor bsico. Para analizar este circuito conviene recordar que una
entrada de 0 V enciende el P-MOSPET y apaga el N-MOSFET
correspondientes, y viceversa para una entrada +VDD. Cuando ambas
entradas (A1 y B1) estn en nivel alto (+VDD), hacen que los transistores
QP1 y QP2 entren en corte y se encienden ambos N-MOSFET (transistores
QN1 y QN2), con lo cual ofrece una baja resistencia de la terminal de salida a
tierra (la salida pasa a bajo (0) a travs de QN1 y QN2).

En todas las otras condiciones de entrada, de cuando menos un P-
MOSFET estar encendido en tanto que al menos un N-MOSFET estar
apagado. Esto produce una salida ALTA (a travs de QP1 y QP2).

Las entradas no usadas de una compuerta CMOS no se pueden dejar
abiertas, porque la salida resulta ambigua. Cuando sobra alguna entrada de
una compuerta CMOS se debe conectar a otra entrada o a uno de los dos
terminales de alimentacin. Esto tambin es vlido para circuitos
secuenciales y dems circuitos CMOS, como por ejemplo, contadores, Flip-
Flops, entre otros.
9



Figura 3 (a). Esquema de la compuerta NAND CMOS.


Figura 3 (b). Tabla de estados de la compuerta NAND CMOS.

3.3. Compuerta NOR CMOS
Una compuerta NOR CMOS se forma agregando un P-MOSFET en
serie y un N-MOSFET en paralelo al inversor bsico (Figura 4 (a)).

Una vez ms este circuito se puede analizar entendiendo que un
estado bajo en cualquier entrada enciende P-MOSFET (QP1 y QP2 entran a
conduccin) y apaga el N-MOSFET (QN1 y QN2 entran a corte)
correspondiente. La salida pasa a alto (1) a travs de QP1 y QP2.
10

Las entradas en un estado alto, hacen que los transistores QP1 y QP2
entren en corte y ambos transistores QN1 y QN2 en conduccin (la salida
pasa a bajo (0) a travs de QN1 y QN2).

En las parejas de transistores ya sean de canal N o de canal P, si
cualquier entrada es baja, uno de los transistores entra a corte y otro a
conduccin. La salida pasa a bajo (0) acoplndose a travs de transistores
en conduccin a tierra.


Figura 4 (a). Esquema de la compuerta NOR CMOS.

Figura 4 (b). Tabla de estados de la compuerta NOR CMOS.

11

3.4. Compuertas AND Y OR
Las compuertas AND y OR CMOS se pueden formar combinando
compuertas NAND y NOR con inversores.


3.5. Caractersticas ms importantes de esta familia lgica son:

a) La disipacin de potencia de estado esttico de los circuitos lgicos CMOS
es muy baja.
b) Los niveles lgicos de voltaje CMOS son 0 V para 0 lgico y VDD para 1
lgico. El suministro VDD puede estar en el rango 3 V a 15 V para la serie
4000. La velocidad de conmutacin de la familia CMOS 4000A vara con el
voltaje de la fuente.(consultar el apartado de los niveles de voltaje).
c) Todas las entradas CMOS deben estar conectadas a algn nivel de
voltaje.

4. Caractersticas de las series CMOS
Series 4000/14000
Las primeras series CMOS fueron la serie 4000, que fue introducida por RCA
y la serie14000 por Motorola. La serie original es la 4000A; la 4000B
representa mejora con respecto a la primera y tiene mayor capacidad de
12

corriente en sus salidas. A pesar de la aparicin de la nueva serie CMOS, las
series 4000 siguen teniendo uso muy difundido. La serie 4000A es la lnea
ms usada de Circuitos Integrados digitales CMOS, contiene algunas
funciones disponibles en la serie TTL 7400 y est en expansin constante.


Serie 74C
Esta serie CMOS su caracterstica principal es que es compatible terminal
por terminal y funcin por funcin, con los dispositivos TTL que tienen el
mismo nmero (muchas de las funciones TTL, aunque no todas, tambin se
encuentran en esta serie CMOS). Esto hace posible remplazar algunos
circuitos TTL por un diseo equivalente CMOS. Por ejemplo, 74C74 contiene
dos flip-flops tipo D disparados por flanco y tiene la misma configuracin de
terminales que el CI TTL 7474, que tambin ofrece dos flipflops tipo D
disparados por flanco. El resto de las caractersticas son iguales a la serie
74C. Las series HC/ HCT tienen como caracterstica principal su alta
velocidad.

Serie 74HC (CMOS de alta velocidad)
Esta es una versin mejor de la serie 74C. La principal mejora radica en un
aumento de diez veces en la velocidad de conmutacin (comparable con la
de los dispositivos de la serie 74LS de TIL). Otra mejora es una mayor
capacidad de corriente en las salidas. La serie 74HC son los CMOS de alta
velocidad, tienen un aumento de 10 veces la velocidad de conmutacin. La
serie 74HCT es tambin de alta velocidad, y tambin es compatible en lo que
respecta a los voltajes con los dispositivos TTL.

Serie 74HCT
Esta serie tambin es una serie CMOS de alta velocidad, y est diseada
para ser compatible en lo que respecta a los voltajes con los dispositivos
13

TTL, es decir, las entradas pueden provenir de salidas TTL (esto no es cierto
para las dems series CMOS.)
5. Caractersticas comunes a todos los dispositivos CMOS
Voltaje de Alimentacin

Las series 4000 y 74C funcionan con valores de VDD, que van de 3 a 15
V, por lo que la regulacin del voltaje no es un aspecto crtico. Las series
74HC y 74RCT funcionan con un menor margen de 2 a 6 V. Cuando se
emplean dispositivos CMOS y TTL, juntos, es usual que el voltaje de
alimentacin sea de 5 V para que una sola fuente de alimentacin de 5 V
proporcione VDD para los dispositivos CMOS y VCC para los TTL. Si los
dispositivos CMOS funcionan con un voltaje superior a 5V para trabajar junto
con TTL se deben de tomar medidas especiales.

Niveles de Voltaje

Cuando las salidas CMOS manejan slo entradas CMOS, los niveles
de voltaje de la salida pueden estar muy cercanos a 0V para el estado bajo, y
a VDD para el estado alto. Esto es el resultado directo de la alta resistencia
de entrada de los dispositivos CMOS, que extrae muy poca corriente de la
salida a la que est conectada.

Los requerimientos de voltaje en la entrada para dos estados lgicos
se expresa como un porcentaje del voltaje de alimentacin, tal y como se
expresa en la tabla adjunta.

De esta forma, cuando un CMOS funciona con VDD = 5 V, acepta
voltaje de entrada menor que VIL (mx.) = 1.5 V como BAJO, y cualquier
voltaje de entrada mayor que VIH (mn.) = 3.5 V como ALTO.
14





Inmunidad al ruido

Se denomina ruido a cualquier perturbacin involuntaria que puede
originar un cambio no deseado en la salida del circuito. El ruido puede
generarse externamente por la presencia de escobillas en motores o
interruptores, por acoplo por conexiones o lneas de tensin cercanas o por
picos de la corriente de alimentacin. Los circuitos lgicos deben tener cierta
inmunidad al ruido la cual es definida como la capacidad para tolerar
fluctuaciones en la tensin no deseadas en sus entradas sin que cambie el
estado de salida. Los fabricantes establecen un margen de seguridad para
no sobrepasar los valores crticos de tensin conocido como margen de
ruido.

En la Figura 5. tenemos los valores crticos de las tensiones de
entrada y salida de una puerta lgica y los mrgenes de ruido a nivel alto y
bajo.
15


Figura 5. Mrgenes de ruido.

Si la tensin de entrada mnima a nivel alto de una puerta tiene como
valor VIH(mn.), la tensin mnima de salida a nivel alto debe ser igual o
superior a VIH mn. Pero para evitar la influencia de ruidos que afecten a la
siguiente puerta, no se permitir una tensin de salida inferior a VIH(mn.)
ms el margen de ruido a nivel alto (VNIH): VOH mn = VIH mn + VNIH

Para determinar el valor de VOL(mx.) aplicamos el mismo criterio
pero utilizando el margen de ruido a nivel bajo (VNIL): VOLmx = VILmx
VNIL

Margen de ruido a nivel bajo (VNIL): VNIL = VILmx - VOLmx
Margen de ruido a nivel alto (VNIH): VNIH = VOHmn - VIHmn

Los mrgenes de ruido son los mismos en ambos estados y dependen
de VDD. En VDD = 5 V, los mrgenes de ruido son 1.5 V. Observamos una
16

mayor inmunidad al ruido que las TTL, siendo CMOS una atractiva alternativa
para aplicaciones que estn expuestas a un medio con mucho ruido.
Evidentemente, los mrgenes ruido pueden mejorarse utilizando un
valor mayor de VDD a expensas de un mayor consumo de potencia debido al
mayor voltaje de alimentacin.

Supongamos que trabajamos a un nivel bajo de VOL = 04 V con VIL(
mx.) = 08 V. En estas condiciones tendremos un margen de ruido para
nivel bajo de: VNIL = 08 04 = 04

Disipacin de potencia

La potencia disipada, es la media de potencia disipada a nivel alto y
bajo. Se traduce en la potencia media que la puerta va a consumir.

Uno de los principales motivos del empleo de la lgica CMOS es su
muy bajo consumo de potencia. Cuando un circuito lgico CMOS se
encuentra en esttico (sin cambiar) o en reposo, su disipacin de potencia es
extremadamente baja, aumentando conforme aumenta la velocidad de
conmutacin.

Esto lo podemos observar examinando cada uno de los circuitos de
las Figuras 2(a), 3(a) y 4(a), independientemente del estado de la salida, hay
una muy alta resistencia entre el terminal VDD y masa, debido a que siempre
hay un. MOSFET apagado en la trayectoria de la corriente. Por este motivo,
se produce una disipacin de potencia dc tpica del CMOS de slo 2.5 nW
por compuerta cuando VDD = 5 V; an en VDD = 10 aumentara slo 10 nW.
Con estos valores de PD es fcil observar por qu la familia CMOS se usa
ampliamente en aplicaciones donde el consumo de potencia es de inters
primordial.
17


PD aumenta con la frecuencia

En la siguiente grfica, Figura 6, podemos observar como la disipacin
de potencia en funcin de la frecuencia de una compuerta TTL es constante
dentro del rango de operacin. En cambio, en la compuerta CMOS depende
de la frecuencia.


Figura 6. Curva de potencia en funcin de la frecuencia

La disipacin de potencia de un CI CMOS ser muy baja mientras est
en una condicin dc. Desafortunadamente, PD siempre crecer en
proporcin a la frecuencia en la cual los circuitos cambian de estado.

Cada vez que una salida CMOS pasa de bajo a alto, tiene que
suministrarse una corriente de carga con oscilacin momentnea a la
capacitancia de carga. Esta capacitancia consta de las capacitancias de
entrada de las cargas combinadas que se conducen y de la capacitancia de
salida propia del dispositivo.

18

Estas breves espigas de corriente son suministradas por VDD y
pueden tener una amplitud regular de 5 mA y una duracin de 20 a 30 ns. Es
obvio, que cuando la frecuencia de conmutacin aumente, habr ms de
estas espigas de corriente por segundo y el consumo de corriente promedio
de VDD aumentar.

De este modo, en frecuencias ms altas, CMOS comienza a perder
algunas de sus ventajas sobre otras familias lgicas. Como regla general,
una compuerta CMOS tendr el mismo PD en promedio que una compuerta
74LS en frecuencias alrededor de cerca dc 2 a 3 MHz. Para CI MSI, la
situacin es ms compleja que la que se expresa aqu y un diseador lgico
debe realizar un anlisis detallado para determinar si el CMOS tiene o no una
ventaja en cuanto a la disipacin de potencia en cierta frecuencia de
operacin.

Factor de carga

Al igual que N-MOS y P-MOS, los CMOS tienen una resistencia de
entrada extremadamente grande (

) que casi no consume corriente de

la fuente de seales, cada entrada CMOS representa comnmente una
carga a tierra de 5 pF. Debido a su capacitancia de entrada se limita el
nmero de entradas CMOS que se pueden manejar con una sola salida
CMOS. As pues, el factor de carga de CMOS depende del mximo retardo
permisible en la propagacin. Comnmente este factor de carga es de 50
para bajas frecuencias (<1 MHz). Por supuesto para altas frecuencias, el
factor de carga disminuye. La salida CMOS tiene que cargar y descargar la
combinacin en paralelo de cada capacitancia de entrada, de manera que el
tiempo de conmutacin de salida aumente en proporcin al nmero de
cargas conducidas, cada carga CMOS aumenta el retardo en la conduccin
de la propagacin del circuito por 3 ns.
19

As podemos llegar a la conclusin de que el factor de carga de CMOS
depende del mximo retardo permisible en la propagacin


Velocidad de conmutacin

Los CMOS, al igual que N-MOS y P-MOS, tiene que conducir
capacitancias de carga relativamente grandes, su velocidad de conmutacin
es ms rpida debido a su baja resistencia de salida en cada estado.
Recordemos que una salida N-MOS tiene que cargar la capacitancia de
carga a travs de una resistencia relativamente grande (100 k). En el
circuito CMOS, la resistencia de salida en el estado ALTO es el valor RON
del P-MOSFET, el cual es generalmente de 1 k o menor. Esto permite una
carga ms rpida de la capacitancia de carga.

Los valores de velocidad de conmutacin dependen del voltaje de
alimentacin que se emplee, por ejemplo en una a compuerta NAND de la
serie 4000 el tiempo de propagacin es de 50 ns para VDD = 5 V y 25ns para
VDD = 10 V. Como podemos ver, mientras VDD sea mayor podemos operar
en frecuencias ms elevadas. Por supuesto, mientras ms grande sea VDD
se producir una mayor disipacin de potencia.

Una compuerta NAND de las series 74HC o 7411CT tiene un tpd
promedio alrededor de 8 ns cuando funciona con un VDD = 5V. Esta
velocidad es comparable con la de la serie 74LS.

Entradas CMOS
Las entradas CMOS nunca deben dejarse desconectadas, ya que son
muy sensibles a la electricidad esttica y al ruido, los cuales pueden
fcilmente activar los canales MOSFET P y N en el estado conductor,
20

produciendo una mayor disipacin de potencia y posible sobrecalentamiento.
Tienen que estar conectadas a un nivel fijo de voltaje alto o bajo (0 V o VDD)
o bien a otra entrada. Esta regla se aplica an a las entradas de otras
compuertas lgicas que no se utilizan en el mismo encapsulado.
Susceptibilidad a la Carga estticas
Las familias lgicas MOS son especialmente susceptibles a daos por
carga electrosttica. Esto es consecuencia directa de la alta impedancia de
entrada de estos CI. Una pequea carga electrosttica que circule por estas
altas impedancias puede dar origen a voltajes peligrosos. Los CMOS estn
protegidos contra dao por carga esttica mediante la inclusin en sus
entradas de diodos zner de proteccin. Diseados para conducir y limitar la
magnitud del voltaje de entrada a niveles muy inferiores a los necesarios
para provocar dao.
6. CMOS y bipolar
Se emplean circuito mixto bipolar y CMOS tanto en circuitos
analgicos como digitales, en un intento de aprovechar lo mejor de ambas
tecnologas. En el mbito analgico destaca la tecnologa BiCMOS, que
permite mantener la velocidad y precisin de los circuitos bipolares, pero con
la alta impedancia de entrada y mrgenes de tensin CMOS. En cuanto a las
familias digitales, la idea es cortar las lneas de corriente entre alimentacin y
masa de un circuito bipolar, colocando transistores MOS. Esto debido a que
un transistor bipolar se controla por corriente, mientras que uno MOS, por
tensin.
La relevancia de estos inconvenientes es muy baja en el diseo micro
electrnico actual



21

7. Ventajas y desventajas

Ventajas:
La familia lgica tiene una serie de ventajas que la hacen superior a otras
en la fabricacin de circuitos integrados digitales:
El bajo consumo de potencia esttica, gracias a la alta impedancia de
entrada de los transistores de tipo MOSFET y a que, en estado de
reposo, un circuito CMOS slo experimentar corrientes parsitas.
Esto es debido a que en ninguno de los dos estados lgicos existe un
camino directo entre la fuente de alimentacin y el terminal de tierra, o
lo que es lo mismo, uno de los dos transistores que forman el inversor
CMOS bsico se encuentra en la regin de corte en estado
estacionario.
Gracias a su carcter regenerativo, los circuitos CMOS son robustos
frente a ruido o degradacin de seal debido a la impedancia del
metal de interconexin.
Los circuitos CMOS son sencillos de disear.
La tecnologa de fabricacin est muy desarrollada, y es posible
conseguir densidades de integracin muy altas a un precio mucho
menor que otras tecnologas.

Desventajas:
Algunos de los inconvenientes son los siguientes:
Debido al carcter capacitivo de los transistores MOSFET, y al hecho
de que estos son empleados por duplicado en parejas NMOS-PMOS,
la velocidad de los circuitos CMOS es comparativamente menor que la
de otras familias lgicas.
Son vulnerables a latch-up, que consiste en la existencia de un tiristor
parsito en la estructura CMOS que entra en conduccin cuando la
22

salida supera la alimentacin. Esto se produce con relativa facilidad
debido a la componente inductiva de la red de alimentacin de los
circuitos integrados. El latch-up produce un camino de baja resistencia
a la corriente de alimentacin que acarrea la destruccin del
dispositivo. Siguiendo las tcnicas de diseo adecuadas este riesgo
es prcticamente nulo. Generalmente es suficiente con espaciar
contactos de sustrato y pozos de difusin con suficiente regularidad,
para asegurarse de que est slidamente conectado a masa o
alimentacin.
Segn se va reduciendo el tamao de los transistores, las corrientes
parsitas empiezan a ser comparables a las corrientes dinmicas
(debidas a la conmutacin de los dispositivos).


















23


CONCLUSIN
MOS Complementado, se refiere a determinados circuitos transistores
colocados en las placas base de las computadoras. La memoria CMOS se
usa para almacenar informacin importante del sistema, como la fecha y la
hora, los parmetros del disco, y la configuracin de la memoria. Gracias al
uso de transistores se solucionan los problemas que se plantean en la
integracin de circuitos, ya que estos tipos de transistores (bipolares y los
CMOS), toleran dicha integracin; al combinar transistores PMOS y NMOS,
en combinaciones serie y paralelo, estos permiten generar compuertas
lgicas como la NOT, NOR y NAND entre otras.

Los chips CMOS consumen menos potencia que aquellos que usan otro
tipo de transistor, tienen especial atractivo para emplearlo en componentes
que funcionen con bateras, como las laptops. Las computadoras de
escritorio tambin contienen dispositivos de memoria CMOS de bajo
consumo de potencia para almacenar la fecha, hora y configuraciones
(BIOS).
La CMOS guarda informacin fundamental de la configuracin del sistema
en un chip especial en la placa madre. Este chip, normalmente alimentado
por una pila, puede funcionar de manera independiente al resto del
ordenador y mantiene el reloj en tiempo real (RTC), entre otras cosas,
cuando se apaga el sistema.
La CMOS tambin almacena la configuracin de los discos duros
instalados, si se requiere o no contrasea en el arranque, y qu dispositivo
se utilizar para iniciar el sistema (un disquete, el disco duro, un CD-ROM,
entre otros). Si la configuracin de la CMOS no es correcta, es posible que
su ordenador no funcione correctamente.
24



REFERENCIAS BIBLIOGRFICAS

1. http://www.monografias.com/trabajos45/familias-logicas-
electronica/familias-logicas-electronica3.shtml#ixzz3Giol4KsK

2. http://electronica.ugr.es/~amroldan/asignaturas/...05/.../trab_familia_c
mos.pdf

3. http://es.wikipedia.org/wiki/Complementary_metal_oxide_semiconduct
or