FUNDAMENTO TEÓRICO FET

1. EL TRANSISTOR DE EFECTO DE CAMPO

Los transistores de efecto de campo son dispositivos triterminales en los que la corriente principal
se controla mediante una tensión. Las características principales son:

 La potencia de control es nula, es decir, no se absorbe corriente por el terminal de control.

 Una señal muy débil puede controlar el dispositivo.
 La tensión de control se emplea para crear un campo eléctrico.

Hay dos familias de transistores de efecto de campo: los JFET y los MOSFET, se mostrará solo
el transistor JFET.

1.1 EL TRANSISTOR DE EFECTO DE CAMPO DE UNIÓN (JFET)

Un JFET de canal N se fabrica difundiendo una región de tipo P en un canal de tipo N, tal y como
se muestra en la Figura 1. A ambos lados del canal se conectan los terminales de fuente (S, Source)
y drenaje (D, Drain). El tercer terminal se denomina puerta (G, Gate).

Figura 1: Esquema del transistor JFET de canal N

Los símbolos de este tipo de dispositivos son:

Figura 2: Símbolos de los transistores JFET

Las explicaciones incluidas en este capítulo se refieren fundamentalmente al transistor NJFET,
teniendo en cuenta que el principio de operación del PJFET es análogo

1.2 EL PRINCIPIO DE OPERACIÓN DEL NFET

La corriente en un JFET. Al igual que sucede con los transistores BJT el JFET tiene tres regiones
de operación:

 Región de corte
 Región lineal
 Región de saturación

Es preciso hacer notar que, en este caso, la saturación alude a un fenómeno completamente
distinto al de los transistores BJT.

1.2.1 REGIÓN DE CORTE

Centremos nuestra atención en la Figura 1. La zona de tipo P conectada a la puerta forma un diodo
con el canal, que es de tipo N. Como se recordará, cuando se forma una unión PN aparecen en los
bordes de la misma una zona de deplección en la que no hay portadores de carga libres. La anchura
de dicha zona depende de la polarización aplicada. Si esta es inversa, la zona se hace más ancha,
proporcionalmente a la tensión aplicada. Aplicando una tensión VGS negativa aumentamos la
anchura de la zona de deplección, con lo que disminuye la anchura del canal N de conducción.

Si el valor de VGS se hace lo suficientemente negativo, la región de agotamiento se extenderá

completamente a través del canal, con lo que la resistencia del mismo se hará infinita y se impedirá
el paso de ID (Figura 3). El potencial al que sucede este fenómeno se denomina potencial de
bloqueo (VP).

Figura 3: Esquema del transistor JFET de canal N polarizado con la tensión de bloqueo

Por lo tanto, para valores más negativos que VP el transistor NJFET se encuentra polarizado en
la región de corte, y la corriente de drenaje resulta ser nula.
1.2.2 REGIÓN LINEAL

Si en la estructura de la Figura 1 se aplica una tensión VDS mayor que cero, aparecerá una corriente
circulando en el sentido del drenaje a la fuente, corriente que llamaremos ID. El valor de dicha
corriente estará limitado por la resistencia del canal N de conducción. En este caso pueden
distinguirse dos situaciones según sea VDS grande o pequeña en comparación con VGS.

1.2.3 REGIÓN DE SATURACIÓN

Si VDS se incrementa más, se llegará a un punto donde el espesor del canal en el extremo del
drenaje se acerque a cero. A partir de ese momento, la corriente se mantiene independiente de VDS,
puesto que los incrementos de tensión provocan un mayor estrechamiento del canal, con lo que la
resistencia global aumenta (Figura 7).

Figura 4: Esquema del transistor JFET de canal N en la región de corriente constante

La región de saturación se da cuando se estrangula el canal en el drenaje, lo que sucede cuando

la tensión puerta-drenaje es más negativa que VP, es decir:

VGD < VP => VGS - VDS < VP => VDS > VGS - VP

1.3 CURVAS CARACTERÍSTICAS

Son las curvas que se manejan habitualmente para caracterizar los transistores JFET. En primer
lugar, en la representación de ID frente a VGS, para una VDS dada, se aprecia claramente el paso de
la región de corte a la de saturación (Figura 5). En la práctica sólo se opera en el segundo cuadrante
de la gráfica, puesto que el primero la VGS positiva hace crecer rápidamente IG.
 Figura 5: Característica VGS - ID del transistor NJFET

En la característica VDS - ID del transistor NJFET se observa la diferencia entre las regiones lineal
y de saturación (Figura 6). En la región lineal, para una determinada VGS, la corriente crece
proporcionalmente a la tensión VDS. Sin embargo, este crecimiento se atenúa hasta llegar a ser
nulo: se alcanza el valor de saturación, en donde ID sólo depende de VGS.

Figura 6: Característica VDS - ID del transistor NJFET

Nótese que, según esta gráfica, la región de saturación del JFET se identifica con la región activa
normal de los transistores bipolares. Mientras que en RAN la corriente de colector sólo depende
de la de base, aquí la magnitud de control es la tensión VGS. Por el contrario, si la resistencia del
JFET en la región lineal es muy pequeña puede encontrarse un cierto paralelismo entre las
regiones lineal de JFET y de saturación del BJT.

1.4 MODELOS DEL TRANSISTOR NJFET

Análogamente a lo efectuado con el transistor bipolar se van a presentar dos modelos para el
JFET: uno para analizar el funcionamiento del transistor JFET con señales continuas y otro para
las señales alternas aplicadas sobre un punto de operación de la región de saturación.
En primer lugar se presentan los modelos para las diferentes regiones de operación, a saber, corte,
saturación y zona lineal. A partir de las ecuaciones dictadas por este modelo, se deducen
posteriormente las expresiones necesarias para el análisis de señales de alterna de pequeña
amplitud.

1.4.1 MODELO ESTÁTICO IDEAL

Para el transistor NJFET, el modelo viene representado en la Figura 10. El valor de ID depende
de la región de funcionamiento del transistor.

Figura 7: Esquema circuito del modelo del transistor JFET

1. Región de corte: la condición de la región de corte es que el canal esté completamente

estrangulado en las proximidades de la fuente, lo que sucede cuando la tensión puerta-
fuente alcance la tensión de estrangulamiento (VGS<VP). En este caso ID=0.
2. Región lineal: es la región en que se produce un incremento de la intensidad ID al
aumentar VDS. Este incremento es lineal para bajos valores de VDS aunque la linealidad se
pierde cuando VDS se acerca a -VP. Para trabajar en la región lineal se deben dar dos
condiciones:

 VGS > VP
 VGD > VP VGS > VP + VDS

Estas condiciones equivalen a admitir que el canal de conducción no se estrangula por la zona de
deplección en inversa tanto en el extremo de drenaje como en la fuente. El valor que toma la
corriente ID es

1. Región de saturación: la región de saturación tiene lugar cuando la tensión entre

drenador y puerta alcanza la tensión de estrangulamiento. Para que ello ocurra, el canal
N, tiene que estar estrangulado en el extremo cercano al drenaje, pero no en el extremo
del canal cercano a la fuente. Entonces, al igual que en el caso anterior, deben ocurrir dos
condiciones:

 VGS > VP
  VGD < VP VGS < VP + VDS

En este caso la intensidad ID ya no depende de VDS, siendo su expresión

Por lo general, en los transistores NJFET tanto VP como VGS toman valores negativos, mientras
que VDS e IDSS son positivos, tomando la dirección ID tal y como aparece en el modelo.

1.4.2 MODELO PARA SEÑALES ALTERNAS

Para la deducción del mismo se consideran las siguientes hipótesis:

 Transistor polarizado en la región de saturación.

 Oscilaciones alternas de baja amplitud y frecuencia.

1.4.2.1 EXPRESIONES GENERALES

De entre las diversas opciones posibles, para la deducción del modelo se escogen como variables
independientes las tensiones VGS y VDS, mientras que las dependientes son las corrientes IG e ID.
De este modo, las ecuaciones características del transistor vendrán dadas por dos funciones f 1 y
f2 tales que:

Las tensiones y corrientes de un punto de polarización concreto vendrán dadas por las expresiones
anteriores:

Supongamos que sobre este punto de operación Q se añade una componente alterna, caracterizada
por un VGS y por un VDS. Las oscilaciones de las corrientes pueden calcularse como:

A partir de este momento, para simplificar la notación se escribirán con letra minúscula los
incrementos de las variables. La expresión anterior admite una representación matricial:
en donde los coeficientes yij se llaman parámetros admitancia.

 yis : Admitancia de entrada (-1)

 yrs: Admitancia de transferencia inversa (-1)
 yfs : Transconductancia (-1). Se suele nombrar como gm
 yos : Admitancia de salida (-1)

1.4.2.2 Cálculo de los parámetros admitancia

Para el cálculo de los parámetros yij se van a emplear las expresiones resultantes del modelo
estático para la región de saturación.

 Función f1 =>

 Función f2 =>

La representación circuito de este modelo simplificado responde al mismo esquema presentado

en la Figura 7.