UNIVERSIDAD DE LAS FUERZAS ARMADAS – ESPE

CARRERA: ELECTRÓNICA Y AUTOMATIZACION

INFORME DE LABORATORIO
PERIODO
ASIGNATURA: CIRCUITOS DIGITALES Mayo 20- NIVEL: 3
LECTIVO:
Septiembre20
DOCENTE: Sixto Reinoso V. NRC: 7808 PRÁCTICA N°: 1

LABORATORIO DONDE SE
ELECTRÓNICA DIGITAL
DESARROLLARÁ LA PRÁCTICA:
TEMA DE LA
Latch y Flip Flops
PRÁCTICA:
INTRODUCCIÓN:

Latch
El latch(cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados (biestable), que se suele agrupar en una
categoría diferente a la de los flip-flops. Básicamente, los latches son similares a los flip-flops, ya que son también dispositivos de
dos estados que pueden permanecer en cualquiera de sus dos estados gracias a su capacidad de realimentación, lo que consiste
en conectar (realimentar) cada una de las salidas a la entrada opuesta. La diferencia principal entre ambos tipos de dispositivos
está en el método empleado para cambiar de estado.[1]
 Latch S-R
Un latch es un tipo de dispositivo lógico biestable o multivibrador. Un latch S-R (Set-Reset) con entrada activa a nivel ALTO se
compone de dos puertas NOR acopladas, tal como se muestra en la Figura (a); un latch con entrada activa a nivel BAJO está
formado por dos puertas NAND conectadas tal como se muestra en la Figura (b). Observe que la salida de cada puerta se conecta
a la entrada de la puerta opuesta. Esto origina la realimentación (feedback) regenerativa característica de todos los latches y flip-
flops.[1]

Figura 1: Diagrama Latch R-S

 Latch D con entrada de habilitación

Se diferencia del latch S-R en que sólo tiene una entrada, además de la de habilitación, EN. Esta entrada recibe el nombre de
entrada de datos. Muestra el diagrama y el símbolo lógico de este tipo de latch. Cuando la entrada Destá a nivel ALTO y la entrada
ENtambién, el latch se pone en estado SET. Cuando la entrada Destá a nivel BAJO y la entrada EN está a nivel ALTO, el latch se
pone en estado RESET. Dicho de otra manera, la salida Q es igual a la entrada D cuando la entrada de habilitación EN está a
nivel ALTO. [1]

Figura 2: Diagrama Latch D con entrada de habilitación

 UNIVERSIDAD DE LAS FUERZAS ARMADAS – ESPE

CARRERA: ELECTRÓNICA Y AUTOMATIZACION

Flip flop
Los flip-flops son dispositivos síncronos de dos estados, también conocidos como multivibradores biestables. En este caso,
el término síncrono significa que la salida cambia de estado únicamente en un instante específico de una entrada de
disparo denominada reloj (CLK), la cual recibe el nombre de entrada de control, C. Esto significa que los cambios en la
salida se producen sincronizadamente con el reloj.[1]
 Flip Flop S-R
Las entradas S y R de un flip-flop S-R se denominan entradas síncronas, dado que los datos en estas entradas se
transfieren a las salidas del flip-flop sólo con el flanco de disparo del impulso del reloj.

Figura 3: Funcionamiento de un flip-flop S-R disparado por flanco positivo.

Figura 4: Tabla de verdad de un flip-flop S-R disparado por flanco positivo.

OBJETIVOS:

 Comprobar el funcionamiento de los LATCH SR activo en bajo y activo en alto.

 Verificar el funcionamiento de los FF JK.

EQUIPOS Y MATERIALES:
 UNIVERSIDAD DE LAS FUERZAS ARMADAS – ESPE

CARRERA: ELECTRÓNICA Y AUTOMATIZACION

 1 Fuente 5Vcc.
 1 CI 74LS112
 1 Extensión.
 1 Multímetro.
 Oscilador de 1 HZ.
 1 Protoboard.
 1 multímetro.
 Cables de conexión.
 Computador portátil.
 Simulador electrónico: ISIS o Multisim.
 Herramientas de electricista.
Mandil.

TRABAJO PREPARATORIO
1. Diseñe un LATCH con compuertas NAND y escriba la tabla de verdad. Verifique el funcionamiento en simulador
electrónico.

2. 2. Diseñe un LATCH con compuertas NOR y escriba la tabla de verdad. Verifique el funcionamiento en simulador electrónico.
 UNIVERSIDAD DE LAS FUERZAS ARMADAS – ESPE

CARRERA: ELECTRÓNICA Y AUTOMATIZACION

3. Diseñe un LATCH tipo D y escriba la tabla de verdad. Verifique el funcionamiento en simulador

electrónico.

4. Diseñe un LATCH activo en bajo con entrada de habilitación, escriba la tabla de verdad. Verifique el
funcionamiento en simulador electrónico.

5. Dibuje la distribución de pines del CI 74LS112. Identifique las entradas y salidas.

ACTIVIDADES POR DESARROLLAR:

1. Utilizando el FF JK, compruebe la tabla de verdad para las entradas sincrónicas y asincrónicas.
 UNIVERSIDAD DE LAS FUERZAS ARMADAS – ESPE

CARRERA: ELECTRÓNICA Y AUTOMATIZACION

2. Arme el circuito de la figura y obtenga la tabla de verdad.

3. Arme el circuito de la figura y obtenga la tabla de verdad.

1. Escriba las tablas de los resultados obtenidos para cada circuito.

• LATCH CON NAND

S RES Q Q Comentario
E ET
T
 UNIVERSIDAD DE LAS FUERZAS ARMADAS – ESPE

CARRERA: ELECTRÓNICA Y AUTOMATIZACION

0 0 1 1 Estado
Prohibido
0 1 1 0 Set
1 0 0 1 Reset
1 1 NO NO NO cambia
cambia cambia

• LATCH CON NOR

S RES Q Q Comentario
E ET
T
0 0 NO NO NO cambia
cambia cambia
0 1 0 1 Set
1 0 1 0 Reset
1 1 1 1 Estado
Prohibido

• LATCH TIPO D

D Q
0 0
1 1

• LATCH CON ENTRADA DE HABILITACION (ACTIVO EN BAJO)

E S R Q COMENTARIO
0 0 0 N N NO cambia
C C
0 0 1 0 1 Reset
0 1 0 1 0 Set
1 X X N N NO cambia
C C
0 1 1 1 1 Estado
Prohibido

2. En qué estado debe estar SR en el FF JK para que actúen las entradas sincrónicas.

En el Flip-Flop JK (74LS112), como las entradas del Set y Reset son activos en bajo, las entradas deben ser 1 en ambos
para que actúen las entradas sincrónicas.
 UNIVERSIDAD DE LAS FUERZAS ARMADAS – ESPE

CARRERA: ELECTRÓNICA Y AUTOMATIZACION

3. Qué tipo de contador es el circuito del numeral 4 y 5 respectivamente.
EL literal 4 es un contador ascendente de 0 a 3 y el literal 5 es un contador descendente de 3 a 0.

4. En el punto 4 cuál es valor de QA y QB, si la entrada asincrónica R está conectada a bajo.

QA y QB son cero, ya que el Reset está activo en todo momento.

5. En el punto 5 cuál es valor de QA y QB, si la entrada asincrónica S está conectada abajo.

QA y QB son 1, ya que el Set esta asignando ese valor en todo momento

CONCLUSIONES:
 Luego de realizar la práctica se concluye que la verificación de las tablas de verdad de acuerdo a los circuitos
armados tuvo éxito sin ningún error de salida respecto a las variables, con los lanchs SR activos en bajo y en
alto y los FF JK
 Con los datasheet de los integrados se puede analizar las entradas y salidas de los circuitos integrados
 Se comprobo el funcionamiento del CI 74LS112 cuando es ascendente y descendente.
RECOMENDACIONES:
 Polarizar correctamente los circuitos integrados ya que pueden quemarse o generar errores al momento de la
implementación del circuito.
 Tomar encuentra cada una de las configuraciones internas de los integrados a utilizar en la practica
REFERENCIAS BIBLIOGRÁFICAS Y DE LA WEB:

[1] L. Floyd, T (2006). Fundamentos de sistemas digitales (novena edición). Madrid: Pearson.
[2]Mano, M. M. (2003). Diseño Digital (Tercera Edición).Los Angeles: Pearson

Latacunga,4 Agosto 2020

Elaborado por:
Cepeda Bustos Karen Ivanova

Ing. Sixto Reinoso V.

Docente de la asignatura