Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 22 vistas

    INFORME N 2 Dise o de Circuitos L Gicos 2

    Cargado por

    RODRIGO ALONZO VELASQUEZ FLORES
    Este documento describe el diseño e implementación de un circuito sumador binario de 8 bits. Explica el funcionamiento lógico de la suma binaria y proporciona la tabla de verdad de un circuito sumador de 2 bits. Luego, detalla el procedimiento experimental para diseñar el circuito sumador usando puertas lógicas y validar su funcionamiento a través de simulaciones.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    INFORME N 2 Dise o de Circuitos L Gicos 2

    Cargado por

    RODRIGO ALONZO VELASQUEZ FLORES
    22 vistas2 páginas
    Este documento describe el diseño e implementación de un circuito sumador binario de 8 bits. Explica el funcionamiento lógico de la suma binaria y proporciona la tabla de verdad de un circuito sumador de 2 bits. Luego, detalla el procedimiento experimental para diseñar el circuito sumador usando puertas lógicas y validar su funcionamiento a través de simulaciones.

    Título original

    INFORME_N__2__Dise_o_de_Circuitos_L_gicos_2 (1)

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento describe el diseño e implementación de un circuito sumador binario de 8 bits. Explica el funcionamiento lógico de la suma binaria y proporciona la tabla de verdad de un circuito sumador de 2 bits. Luego, detalla el procedimiento experimental para diseñar el circuito sumador usando puertas lógicas y validar su funcionamiento a través de simulaciones.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    22 vistas2 páginas

    INFORME N 2 Dise o de Circuitos L Gicos 2

    Cargado por

    RODRIGO ALONZO VELASQUEZ FLORES
    Este documento describe el diseño e implementación de un circuito sumador binario de 8 bits. Explica el funcionamiento lógico de la suma binaria y proporciona la tabla de verdad de un circuito sumador de 2 bits. Luego, detalla el procedimiento experimental para diseñar el circuito sumador usando puertas lógicas y validar su funcionamiento a través de simulaciones.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 2

    Sistemas Digitales

    INFORME Nº 2. Diseño de Circuitos Lógicos


    César Mallaupoma Orellana
    cesar.mallaupoma.o@uni.pe
    1 Universidad Nacional de Ingeniería
    Facultad de Ciencias
    IF471-A/B SISTEMAS DIGITALES
    09/04/2023

    Abstract— Este informe conforma una descripción básica de 3 diferentes sensores, cada uno de ellos cuenta con diferentes características,
    por tanto, el desarrollo de ellos será individual con su respectivo funcionamiento.

    Keywords— Sensor, termistor, fototransistor

    I. O BJETIVOS A B Ca Suma Cs
    0 0 0 0 0
    • Diseñar e implementar un circuito sumador binario. 0 0 1 1 0
    0 1 0 1 0
    • Diseñar un circuito binario sumador de 8 bits y simula- 0 1 1 0 1
    rlo en Proteus. 1 0 0 1 0
    1 0 1 0 1
    • Explicar el funcionamiento logico de el circuito. 1 1 0 0 1
    1 1 1 1 1
    II. F UNDAMENTO T EÓRICO
    TABLE 1: TABLA DE VERDAD DEL CIRCUITO DE SUMA
    En la representación binaria, sólo se utilizan dos dígitos, 0 BINARIA DE 2 BITS PARA A Y B CON 1 BIT CADA UNO
    y 1, y la suma binaria es similar a la suma en base 10, pero
    con algunas diferencias en el acarreo.En la suma binaria, se
    suman los bits correspondientes de los dos números, comen- A1 A0 B1 B0 Carry Sum1 Sum0
    zando por los bits menos significativos (el bit de la derecha). 0 0 0 0 0 0 0
    Si la suma es 0 o 1, se escribe el resultado. Si la suma es 2, 0 0 0 1 0 0 1
    se escribe un 0 y se lleva un acarreo (un 1) al siguiente bit. Si 0 0 1 0 0 0 1
    la suma es 3, se escribe un 1 y se lleva un acarreo al siguiente 0 0 1 1 1 1 0
    bit[1]. 0 1 0 0 0 0 1
    0 1 0 1 1 1 0
    0 1 1 0 1 1 0
    x+y
    0 1 1 1 1 1 1
    1 0 0 0 0 0 1
    III. P ROCEDIMIENTO E XPERIMENTAL 1 0 0 1 1 1 0
    1 0 1 0 1 1 0
    S = ĀB̄Ce + ĀBC¯e + AB̄C¯e + ABCe 1 0 1 1 1 1 1
    1 1 0 0 1 1 0
    1 1 0 1 1 1 1
    S = Ā(B̄Ce + BC¯e ) + A(B̄C¯e + BCe ) 1 1 1 0 1 1 1
    1 1 1 1 1 1 1

    S = A ⊕ (B ⊕Ce )
    IV. A PLICACIONES
    a. Circuitos comparadores
    Cs = ĀBCe + AB̄Ce + ABC¯e + ABCe + ABCe + ABCe • Es importante llevar a cabo pruebas exhaustivas en el
    circuito sumador para asegurarse de que funciona cor-
    Cs = AB + ACE + BCe rectamente y cumple con los requisitos de la aplicación.
    Fig. 1: Circuito

    • En general, la implementación de circuitos sumadores


    es una tarea esencial en la electrónica digital

    V. C ONCLUSIONES
    • Se validó el diseño del circuito comparador binario me-
    diante simulaciones y pruebas en el mundo real para
    garantizar que cumpla con las especificaciones requeri-
    das.
    • Los mapas de Karnaugh permitieron identificar rápida-
    mente las combinaciones de entradas que se traducían
    en una salida "1" o "0" en cada función lógica, lo que
    simplificó el proceso de selección de las puertas lógi-
    cas adecuadas y redujo el riesgo de errores en el dis-
    eño. Además, el uso de los mapas de Karnaugh también
    ayudó a minimizar el número de estados innecesarios en
    el circuito.

    R EFERENCES
    [1] . W. N. S. Tocci, R. J., Sistemas digitales: principios y aplicaciones .
    Madrid: Pearson Educación, 2003.

    También podría gustarte