Scribd Logo
Cargar

¡Te damos la bienvenida a Scribd!

  • 18 vistas

    Conf 4 Diseño de CLC Con Compuertas Lógicas

    Cargado por

    Naty Naty
    Este documento presenta la conferencia 4 sobre diseño de circuitos lógicos combinacionales (CLC) con compuertas lógicas. Incluye dos ejemplos de simplificación de funciones lógicas mediante mapas de Karnaugh y la descripción de un problema de diseño de un sistema de votación de exámenes. También presenta el concepto de combinaciones lógicas opcionales y ejercicios de preparación para el examen parcial.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd

    Conf 4 Diseño de CLC Con Compuertas Lógicas

    Cargado por

    Naty Naty
    18 vistas9 páginas
    Este documento presenta la conferencia 4 sobre diseño de circuitos lógicos combinacionales (CLC) con compuertas lógicas. Incluye dos ejemplos de simplificación de funciones lógicas mediante mapas de Karnaugh y la descripción de un problema de diseño de un sistema de votación de exámenes. También presenta el concepto de combinaciones lógicas opcionales y ejercicios de preparación para el examen parcial.

    Título original

    Conf 4 Diseño de CLC con compuertas lógicas

    Derechos de autor

    © © All Rights Reserved

    Formatos disponibles

    PDF, TXT o lea en línea desde Scribd

    ¿Le pareció útil este documento?

    ¿Este contenido es inapropiado?

    Este documento presenta la conferencia 4 sobre diseño de circuitos lógicos combinacionales (CLC) con compuertas lógicas. Incluye dos ejemplos de simplificación de funciones lógicas mediante mapas de Karnaugh y la descripción de un problema de diseño de un sistema de votación de exámenes. También presenta el concepto de combinaciones lógicas opcionales y ejercicios de preparación para el examen parcial.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    18 vistas9 páginas

    Conf 4 Diseño de CLC Con Compuertas Lógicas

    Cargado por

    Naty Naty
    Este documento presenta la conferencia 4 sobre diseño de circuitos lógicos combinacionales (CLC) con compuertas lógicas. Incluye dos ejemplos de simplificación de funciones lógicas mediante mapas de Karnaugh y la descripción de un problema de diseño de un sistema de votación de exámenes. También presenta el concepto de combinaciones lógicas opcionales y ejercicios de preparación para el examen parcial.

    Copyright:

    © All Rights Reserved
    Descargue como PDF, TXT o lea en línea desde Scribd
    Descargar como pdf o txt
    Está en la página 1de 9

    Electrónica Digital I Conferencia 4

    Tema I: Introducción a la Electrónica Digital

    Conf 4: Diseño de CLC con compuertas lógicas.


    Combinaciones opcionales

    Sumario:
     Ejemplo de simplificación por el método de los mapas de
    Karnaugh
     Ejemplo de solución de un problema de diseño
     Combinaciones opcionales
    Bibliografía

    Wakerly, J.F. Digital Design. Principles and Practices.


    Fourth Edition. 2006. (Libro de texto)
    • Fig. 4-32 y 4-33 p. 219

    Tocci, R. Digital Systems Principles and Applications.


    8th Ed. Prentice Hall, 2001. (Texto complementario)
    • Pág. 231
    • Ejemplos 4-12 al 4-15 (desde p.128)
    Ejercicio 1 (Fig. 4-33 del L.T.)

    Obtenga la expresión lógica simplificada


    de la función:

    F = W,X,Y,Z (1,3,4,5,9,11,12,13,14,15)
    Ejercicio 1 (Fig. 4-33 del L.T.)

    zw
    xy
    00 01 11 10
    00 0 1 1 0
    01 1 1 0 0
    11 1 1 1 1 F = yw + yz + xy
    10 0 1 1 0
    Ejercicio 2

    Un tribunal compuesto por tres profesores, decide por votación el


    resultado de los exámenes de Electrónica. Cada profesor indica con un
    1 lógico si considera que el examen que se somete a revisión está
    aprobado y con 0 lógico si no lo está. Un examen resultará aprobado si
    recibe al menos dos votos positivos. La salida del sistema será una
    indicación de si el examen está o no aprobado.

    a) Describa el problema lógico mediante la tabla de la verdad.

    b) Obtenga la expresión lógica de la salida en forma de suma de


    productos canónicos y producto de sumas canónicas.

    c) Dibuje los circuitos correspondientes utilizando compuertas


    lógicas NOT, AND y OR.

    d) Dibuje los circuitos correspondientes utilizando compuertas


    lógicas universales correspondientes. (No mezcle NAND y NOR
    en un mismo circuito).
    Combinaciones Opcionales

    Aquellas que nunca existen y en caso de existir no importa si


    su valor es ‘1’ o ‘0’

    zw
    xy
    00 01 11 10
    00 1 x 0 0
    01 1 0 x 0
    11 0 0 0 x
    10 0 1 x 0
    Combinaciones Opcionales

    Aquellas que nunca existen y en caso de existir no importa si


    su valor es ‘1’ o ‘0’

    zw zw
    xy xy
    00 01 11 10 00 01 11 10
    00 1 x 0 0 00 1 0 0 0
    01 1 0 x 0 01 1 0 0 0
    11 0 0 0 x 11 0 0 0 0
    10 0 1 x1 0 10 0 1 1 0

    F = xzw + xyw
    Combinaciones Opcionales

    x y z F Notación Simplificada
    0 0 0 1
    F= (0, 3, 6, 7)+ (1, 5)
    0
    1 0 0 1 X FCD
    2 0 1 0 0 m Ф
    3 0 1 1 1
    4
    5
    1
    1
    0
    0
    0
    1
    0
    x F= (2, 4)+ (1, 5) FCC
    M Ф
    6 1 1 0 1
    7 1 1 1 1 yz
    x
    00 01 11 10
    0 1 x1 1 0
    1 0 x1 1 1

    yz
    x
    00 01 11 10
    0 1 1 1 0
    1 0 1 1 1
    F = xy + z + xy
    Preparación para CP
    Drill Problems 4.7 e), i), 4.14 e), f)
    del L.T. (4ta ed.) pág. 231

    También podría gustarte