Simulación y Realización de un circuito de Control

Automático de Ganancia (AGC)

Sigfredo Pagel / Fernando Aguado / Fernando Isasi

ETSI de Telecomunicación. Universidad de Vigo

El circuito que se describe en este artículo es un control automático de ganancia (AGC)

para operar con un receptor de comunicaciones y controlar la ganancia de la etapa de
frecuencia intermedia. La configuración está basada en una idea original de Wes
Hayward y Doug DeMaw1 que he reformado y actualizado para un adecuado
funcionamiento con receptores de HF en AM. Se utiliza una etapa de entrada basada en
un FET en configuración fuente común acoplado directamente a un y un BJT en
configuración emisor común. La configuración, muy poco descrita en la literatura,
presenta buena ganancia para un AGC efectivo y una relativamente baja impedancia de
salida, característica ésta, especialmente útil para el AGC de receptores con modulación
de FM donde la constante de tiempo de ataque debe ser muy pequeña. En AM no se
requiere una constante de tiempo tan baja pero disponer de una baja impedancia de
salida permite una mayor flexibilidad en el diseño.
Se presentarán aquí los cálculos básicos para el diseño y se realizarán las
simulaciones complementarias para la realización física del circuito. El circuito se
montará sobre una placa impresa desarrollada con el programa PIA, posteriormente se
comentarán los resultados.

Introducción
El diagrama en bloques del presente circuito se describe en la Fig. 1 y está
formado, básicamente, por un acoplamiento de entrada de la señal que se toma de la
última etapa de frecuencia intermedia (FI), la etapa de entrada del AGC de
acoplamiento directo, un rectificador de AGC, la constante de tiempo de descarga RC
y, finalmente, una etapa amplificadora de cc con seguidor de fuente y un amplificador
operacional de salida.

Fig. 1 Esquema en bloques

La tensión de AGC se aplicará a dos etapas de FI. En una futura publicación se

presentará un amplificador de FI, con filtros cerámicos y circuitos integrados,
susceptible de ser controlado por el presente sistema.
La constante de tiempo de “ataque” depende de la carga del condensador C y de
Ro (resistencia de salida de la primera etapa del AGC). Esta constante de tiempo suele
tener una duración de unos cuantos milisegundos. La constante de tiempo de descarga
RC es mucho mayor que la de carga (R>>Ro) y se la prefiere entre 200ms y 1s.
 El circuito realimentado de la Fig.1 puede estudiarse a lazo abierto si se
interrumpe el bucle en el punto X.
El diseño comenzará por la etapa de entrada de acoplamiento directo.

Etapa de entrada de acoplamiento directo

La etapa de entrada estará formada por una estructura combinada entre un FET
de canal N en configuración fuente común y un BJT tipo PNP en emisor común, ambos
acoplados directamente como se indica en la Fig. 2.
C2 R2 R4

100n Rch 82 100

2 C4
0 100n
10 R3 82 Vcc 12Vdc
C3
Lch 3mH
22n
0
1 Q2N3906
C1
J1 Q1
100p BF245C
Rg 50 RL SALIDA_1
Vg
R1 10Meg 12k
VOFF = 0
VAMPL = 15mV 82 Rc 820 V
FREQ = 455kHz
0
RF_min

Fig. 2 Amplificador de entrada del AGC

Las condiciones de diseño de este circuito con Rg=50 implican una ganancia
de tensión máxima, en alterna, de aproximadamente 100 veces, es decir, unos 40dB y
una alimentación de 12V de continua.
El transistor BF245, FET de canal N, admite una corriente de drenaje aceptable,
pudiendo trabajar cómodamente con una ID de 8 ó 9 mA en la mitad de su característica.
El transistor 2N3906, PNP, es adecuado aunque podría utilizarse cualquier otro
equivalente. La idea es polarizar el transistor bipolar (en situación de máxima ganancia
de la etapa, RF=RF_mín) para una corriente de 1 a 2 mA y, de esta manera, evitar que el
sistema se corte para valores menores de ganancia.
Para alimentar el “drenador” (escape como le llaman algunos) del FET se
utilizará una inductancia de choque tal que su impedancia en corriente alterna, a la
frecuencia de trabajo (455kHz), sea mucho mayor que la resistencia de entrada del
transistor BJT (Zch10Ri). Si se estima Ri1k un valor adecuado para el choque podría
ser Lch3mH.
Por otra parte, para una distribución equitativa de los potenciales sería
conveniente que la carga del transistor BJT fuera del orden Rc10R3. Para una carga
Rc=820 podría adoptarse un valor comercial de R3=82.
Para la polarización se puede escribir la siguiente ecuación de equilibrio,

Si se tiene en cuenta una resistencia en corriente continua (medida con un polímetro) del
choque de Rch=10 de donde surge un valor comercial de R282 (cabe recordar que se
supuso inicialmente ID9mA y IE1.5mA).
El valor de RF puede determinarse a partir de la ecuación de Schokley y las
características del transistor FET BF245C.
Polarización de la etapa de entrada del AGC
De las características técnicas del transistor adoptado, el BF245C, se obtiene la
corriente de drenador para VGS=0, valor típico IDSS=16mA. Para la tensión de puerta de
estrangulamiento Vp el fabricante especifica unos valores con una considerable
dispersión (de –0.25V a –8V). En el modelo PSpice se utiliza un valor del orden de
Vp=2.75V (Vp=VGSoff), se trabajará entonces con:
IDSS=16mA; Vp=2.75V
Se fijará la corriente de reposo aproximadamente en la mitad de la característica de
transferencia (ID=f(Vg)):
IDQ=9mA.
La tensión de puerta-fuente de reposo mediante la expresión de Schokley vale,

Con autopolarización el valor de RF_mín viene dado por,

Para este valor de RF se obtendría una ganancia aproximada de A´v100 con una
resistencia RL8k2, sin embargo, la simulación nos demostrará que la realimentación
negativa deberá ser algo más débil, especialmente si Rg>>50. Un valor RL12k
resulta más realista. Cabe puntualizar que para impartir una mayor flexibilidad al
circuito se instalará posteriormente, en serie con RF_mín, un potenciómetro Rpot de unos
2.2k que permitirá ajustar el AGC hasta ganancias de 10 veces o menores si se desea,
de esta forma RF=RF_mín+Rpot.

Simulación de la etapa de entrada

Puede demostrarse, sobre la base de los sistemas realimentados2, que:

y para valores grandes de Av vale directamente,

De esta forma, para obtener la ganancia teórica deseada de A´v100

deberá ser RL10 RF. Se verá ahora, a partir de la simulación, que dicha relación deberá
ser, en la realidad, más conservadora o realista.
3.0V
T
e
n
s
i
ó
n 2.0V

S
a
l
i
d
a 1.0V

0V
0s 20us 40us 60us 80us 100us
V(SALIDA_1)
Time
Fig. 3 Tensión de salida del amplificador de entrada (Salida_1)
 La simulación del circuito de la Fig. 2 para una excitación Vg de 15mV de pico
con Rg=50k permite obtener en la Salida_1 una tensión aproximada de unos 1.8V pap
como se muestra en la Fig. 3. La ganancia de tensión simulada A´v es del orden de 60.
Con la resistencia de Rg=50 de la Fig. 2 esta ganancia sería de aproximadamente 100.

Resistencia de salida de esta primera etapa

La resistencia de salida Rsal de nuestro circuito para máxima ganancia (RF=82)
considerando Rc como carga, se indica en la Fig. 4 y puede determinarse aplicando la
expresión aproximada (1.6) (ver Ref. Bibl. 2),

R12
Cc +12Vdc
RL D2 47k
V(C)
Vg 77 100n D1N914
C 100n
VAMPL = {Vval} Rc 820 R11 10k R 5Meg
FREQ = 455kHz
0

Fig. 4 Resistencia de salida del circuito, el rectificador y las constantes de tiempo

Los valores de gm y  se obtuvieron a partir del modelo PSpice de los

transistores.

Las constantes de tiempo

Con modulaciones de AM interesa que la constante de tiempo de “ataque”
(carga del condensador C) no sea menor que un período de la mínima frecuencia de
modulación, digamos 50Hz, es decir, debe ser >20ms para evitar que se produzcan
recortes. La experiencia enseña3 que un valor de 50 a 60ms suele ser adecuado.
La tensión de carga del condensador C se desarrolla sobre Rc y depende, por una
parte, de la resistencia de ataque será Ro=Rsal//Rc que es del orden de 70, en este caso;
por otra parte, se ha prepolarizado el ánodo del diodo detector de AGC con una tensión
continua, de manera que la carga de C depende, además, de dicha tensión continua. Esta
prepolarización mejora considerablemente la sensibilidad del sistema.
Con todas estas variables lo más sensato es simular el sistema e interaccionar
mediante un estudio paramétrico que incluya la prepolarización, hasta encontrar un
valor adecuado de la constante de tiempo.
2.20V
T
e
n Vg=9.2mV
s
i
ó 2.00V
n
Vg=6.2mV
s
o
b
r
e 1.75V
Vg=3.2mV
C
Vg=0.2mV

1.50V
0s 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms
V(C:2)
Time

1
Wes Hayward, and Doug DeMaw-. ARRL-. USA-. 1995.
2
William Gosling-. El Transistor de Efecto de Campo y sus Aplicaciones-. Paraninfo-. Madrid-. 1967.
3
Ulrich L. Rohde, T. T. Bucher-. McGraw-Hill Book Co.-. Usa-. 1999.
 Fig. 5 Simulación de la carga de C para cuatro valores próximos de la tensión de entrada al AGC

La simulación paramétrica (parámetro Vg) realizada en PSpice, Fig. 5, permitió,

después de varios ajustes, encontrar los valores de C, Cc, R11 y R12 indicados en la Fig. 4.
Se observa en la Fig. 5 que al cabo de unos 40 ms la carga de C está prácticamente
establecida. Nótese también, en el eje de las ordenadas, el valor de prepolarización del
diodo (1.63V).
La constante de tiempo de descarga se realiza, en este caso, con una constante de
tiempo d=RC=0.5 seg. valor que puede modificarse variando R o C.

La etapa de salida del AGC y el circuito final

La etapa de salida del AGC que se muestra en la parte enmarcada del
circuito completo de la Fig. 6. Se trata de un amplificador de corriente continua que está
formado por un seguidor de fuente basado en un FET BF245C y un amplificador
operacional, el uA741, ambos componentes de bajo precio. El terminal negativo de la
alimentación del AO se ha conectado directamente a masa, de esta forma el nivel
teórico mínimo de salida se encuentra próximo a cero. Se pretende que cuando la señal
de entrada al AGC es nula la salida se sitúe próxima a los 9V, la resistencia R7 permite
ajustar dicha tensión. El circuito es tan simple que no requiere más explicaciones.

R2 R4 R5 C5
C2 Rch 82
82 100
2 C4 100n 200u R9 1k
100n 10 R3 82 Vcc C6
0 C3 12Vdc 0
Lch 3mH 100n
22n R8 12k 0
PARAMETERS:
R7 U1

7
Vval = 0.2mV 1 Q2N3906 0
C1 3 5
J1 8.2k + OS2

V+
Q1 R12 0 6
100p BF245C BF245C uA741 OUT
Cc D2
RL 47k
Rg 50k 2 1
J2 - OS1 V
V-

Vg 12k 22n D1N914

R1 10Meg R6 12k R10 12k
VOFF = 0 C 100n
4

VAMPL = {Vval} 82 Rc 820 R11 10k R 5Meg 0

FREQ = 455kHz
Rcarga 1k
RF_mín
Amplificador de CC
0 0

Fig. 6 Circuito completo del AGC desarrollado

Cabe mencionar que la simulación se ha efectuado cortocircuitando R5 para

evitar que el simulador se “desoriente” ante la constante de tiempo gratuita R5C5.
10.0V
T
e Vg=0.2mV
n
s Vg=3.2mV
i
ó
n 7.5V

d Vg=6.2mV
e

A
G 5.0V
C

Vg=9.2mV
2.5V

0s 20ms 40ms 60ms 80ms 100ms 120ms 140ms 160ms

V(U1:OUT)
Time
Fig. 7 Simulación de la tensión de AGC a la salida del AO uA741
 Se observa en la Fig. 7 que la excursión de la tensión de AGC para una variación
de entrada Vg de unos 9 mV es unos 6.5 voltios, entre 2.5 y 9 voltios. Esta variación es
adecuada para polarizar las dos etapas de FI de un receptor de onda corta (HF) con lo
que se cerrará el lazo de realimentación del sistema AGC.
Cabe comentar que, en estas condiciones, si, por ejemplo, la cadena de RF entre
antena y detector fuera de 1000 veces, entonces el sistema de AGC comenzase a actuar
con unos 0.5uV, estuviese plenamente accionado para 9.5uV.
El potenciómetro R9 permite ajustar manualmente la ganancia de FI, en el caso
en que se quiera trabajar con ganancia manual, para ello hay que instalar un conmutator
que remueva la alimentación (desconecte R4) de la etapa de entrada del AGC.

La placa impresa
Este circuito de AGC estaba originalmente pensado para ocupar parte del
amplificador de FI (entrada por la derecha y salida por la izquierda), aquí lo he separado
para fines de ilustración.

Fig. 8 Vista “transparente” de la placa impresa

Puesta en marcha del AGC

Se comprobó el correcto funcionamiento del circuito con un amplificador de FI
de dos etapas con filtros cerámicos y circuitos integrados CA3028. Se observó que la
ganancia máxima del AGC llevaba las etapas al corte, de manera que hubo que ajustar
la resistencia RF (prevista para ese fin) a valores menores de ganancia. El valor del
potenciómetro Rpot de 2k2 mostró ser adecuado para cubrir todo el margen del AGC. El
circuito se probó también con un amplificador de FI de dos etapas y transistores BF240,
bajo estas condiciones el control también fue satisfactorio, pero la utilización de
amplificadores diferenciales CA3028 o similares permite una respuesta más suave.