NOR NAND XOR- AOI

Presentado por: Andrea Jaramillo Adrian Escalona

Dirigido a: Ing. Fernando Mndez

Grupo: BD

Corporacin Universitaria de la Costa, CUC

Barranquilla, 4 de octubre de 2011

Laboratorio circuitos digitales. Compuerta o exclusivo y sus aplicaciones.

1.1 Estudiar el mtodo de Generacin de la funcin o exclusivo (OR exclusivo = EXOR). 1.2 Construir los circuitos del medio-sumador y medio-substractor. 1.3 Construir un comparador binario. 1.4 Construir un generador de paridad.

2 EQUIPOS Y DISPOSITIVOS UTILIZADOS. Osciloscopio. Entrenador digital. IC 7400 IC 7402 IC 7404 IC 7420 IC 7486

3 DESARROLLO La compuerta o exclusiva es un circuito lgico que compara dos bits como dato. Cuando los bits son diferentes la salida es 1, si las entradas son las variables A y B la ecuacin de una compuerta o exclusivo (EXOR) est dada por la Ecuacin 5.1 EXOR = (A * B) +( A * B) = [ (A * B) +( A * B) ] = A B. (5 1) La compuerta EXOR se puede construir en diferentes formas o circuitos, pero todas ellas se comportan o se reducen lgicamente a una de las formas de la ecuacin 5-1. La funcin EXOR tiene aplicaciones importantes en aritmtica, los circuitos EXOR tienen aplicaciones como generadores de paridad, comparadores y sumadores, etc. Para todos los IC en este experimento el voltaje de funcionamiento V CC = +5V y se conecta al terminal 14. tierra o nivel 0 se conecta al terminal 7. Document1 Pgina 2 de 19

3.1.CONSTRUCCION DE LA COMPUERTA EXCLUSIVO O (EXOR). 3.1.1. Alambre el circuito de la figura 1:

En multisim:

Figura 1.

3.1.2. Mida los voltajes de entrada y salida con el Osciloscopio en los puntos que indica la tabla 5.1E antelos en la tabla. X +5 0 0 +5

A 0 0 +5 +5

B 0 +5 0 +5

X 0 +5 +5 0

Tabla 5.1E

Document1 Pgina 3 de 19

3.2.

Alambre el circuito de la figura 3

En multisim:

Figura 2.

3.2.1. Mida los voltajes de salida en el punto X antelos en la tabla 5.2E

A 0 0 +5 +5

B 0 +5 0 +5 Tabla 5.2E

X 0 +5 +5 0

Document1 Pgina 4 de 19

3.3.

Alambre el circuito de la figura 5.3

+5V A B

3 1 2 7402 G1 1 7404 6 7400 3 5 2 G2

L1

6 4 X 5 7402 G3

En multisim:

Figura 3.

3.3.1. Mida con el Osciloscopio los voltajes de salida en X y antelos en la tabla 5.3E

A 0 0 +5 +5

B 0 +5 0 +5 Tabla 5.3E

X 0 +5 +5 0

Document1 Pgina 5 de 19

3.4. Alambre el circuito de la figura 5.4

+5V
L2

A B 1 3 2 7486 X

En multisim:

Figura 4.

3.4.1. Mida los voltajes en la salida (X) con el Osciloscopio, antelos en la tabla 5.4E

A 0 0 +5 +5

B 0 +5 0 +5 Tabla 5.4E

X 0 +5 +5 0

3.5.

MEDIO SUMADOR (X+Y).

Document1 Pgina 6 de 19

Los circuitos medio sumador y medio substractor requieren de una compuerta EXOR como parte de su circuito lgico; cualquiera de las configuraciones alambradas en los pasos anteriores puede utilizarse; En nuestro circuito se alambra la ms simple.

3.5.1. Alambre el circuito de la figura 5.5.

+5V
L2

X 1 3 2 7486 1 2 7400 S
L1

7404

2 C

En multisim:

Figura 5.

3.5.2. Con el Osciloscopio, mida los voltajes de salida en los puntos indicados, S y C y anotlos en la tabla 5.5E

Document1 Pgina 7 de 19

X 0 0 +5 +5

Y 0 +5 0 +5

S 0 +5 +5 0

C 0 0 0 +5

Tabla 5.5.E Nota: S = X+Y; C = Arrastre Acarreo ( Carry).

3.6.

MEDIO SUBSTRACTOR.

3.6.1. Alambre el circuito de la figura 5.6

+5V

x
Y

1 7486 2 1 3 2 7400

D
5 7400 4

9 10 7400

Bo

Nota: D = Diferencia. Bo = Prstamo (Borrow - out).

Document1 Pgina 8 de 19

En multisim:

Figura 6.

3.6.2. Con el Osciloscopio mida los voltajes en las salidas puntos D y Bo y antelos en la tabla 5.6E

X 0 0 +5 +5

Y 0 +5 0 +5

D 0 +5 +5 0

Bo 0 +5 0 0

Tabla 5.6.E NOTA: D = X Y; Bo = Carry.

3.7.

COMPARADOR BINARIO. Los comparadores binarios, como su nombre lo dice, son circuitos que comparan la magnitud, dgito por dgito, de dos cantidades, nmeros o palabra binaria dando una salida cuando son iguales.

Document1 Pgina 9 de 19

3.7.1. Alambre el circuito de la figura 5.7

+5V A3 A2
L1

1 3 2 7486

7404

A1 A0

4 6 5 7486

7404

4 4 2

1
7420

B3 B2 B1 B0

12 7404 11 11 10 13 7486 11 9 8 10 7486 9

Document1 Pgina 10 de 19

En multisim:

Figura 7.

3.7.2. Con los interruptores, ajuste los valores de la lnea de A3, A2, A1 y Ao (primera palabra nmero binario) dado por la tabla 5.7E.

3.7.3. Experimentalmente ajuste los interruptores B3, B2, B1 y Bo, hasta lograr que el valor de X < 0,5V, anote los valores de B en la tabla 5-7E.

Document1 Pgina 11 de 19

3.7.4. Repita los pasos, 3.7.2. y 3.7.3, para todas las lneas de la tabla A3 0 0 +5 0 +5 A2 0 +5 +5 0 0 A1 0 +5 +5 0 +5 A0 0 0 0 +5 0 B3 0 0 +5 0 +5 B2 0 +5 +5 0 0 B1 0 +5 +5 0 +5 B0 0 0 0 +5 0

Tabla 5.7E

3.8.

GENERADOR DE PARIDAD.

3.8.1. Alambre el circuito de la figura 5.8

+5V B4 B3 B2 B1 B0

1 3 2 7486

4 6 5 7486

9 8 10 7486 12 11 13 7486

L1

Document1 Pgina 12 de 19

En multisim:

Figura 8.

3.8.2. Ajuste los valores de las variables B4, B3, B2, B1, BO, acorde con la tabla 5.8E, mida el voltaje de salida en X antelo en la tabla. B4 0 0 +5 0 +5 +5 0 0 B3 0 +5 0 +5 +5 0 +5 0 B2 0 0 +5 +5 0 +5 0 0 B1 0 +5 0 +5 +5 +5 0 0 B0 0 0 +5 0 +5 +5 0 +5 X 0 0 +5 +5 0 0 +5 +5

Tabla 5.8E

Document1 Pgina 13 de 19

4 RESULTADOS 4.1 Asumiendo una lgica positiva complete las tablas de verdad acorde con los datos obtenidos en cada experimento o circuito. Los niveles lgicos as: 1 2,5 voltio. 0 0,5 Voltio. Recordamos que la tabla 5.1E corresponde a la tabla de ejercicio 5-IR y as sucesivamente. X 1 0 0 1

A 0 0 1 1

B 0 1 0 1

X 0 1 1 0

A 0 0 1 1

B 0 1 0 1

X 0 1 1 0

A 0 0 1 1

Tabla 5.1R

Tabla 5.2R

A 0 0 1 1

B 0 1 0 1

X 0 1 1 0

A 0 0 1 1

B 0 1 0 1 Tabla 5-4R

X 0 1 1 0

Tabla 5-3R

X 0 0 1 1

Y 0 1 0 1

S 0 1 1 0

C 0 0 0 1

Tabla 5-5R

X 0 Document1 Pgina 14 de 19

Y 0

D 0

Bo 0

0 1 1

1 1 0 1 1 0 Figura 5-6R

1 0 0

A3 0 0 1 0

A2 0 1 1 0

A1 0 1 1 0

A0 0 0 0 1

B3 0 0 1 0

B2 0 1 1 0

B1 0 1 1 0

B0 0 0 0 1

Tabla 5.7R 4.2 Complete la tabla 5.8R con los datos del experimento 5.8 (tabla 5.8E). En la columna marcada T, el total de 1s en la palabra binaria, B4, B5, B2, B1, B0. En la columna P indique la paridad de la palabra, par o impar.

B4 0 0 1 0 1 1 0 0

B3 0 1 0 1 1 0 1 0

B2 0 0 1 1 0 1 0 0

B1 0 1 0 1 1 1 0 0

T, Total 1s 0 0 1 0 1 1 0 1

P Par o Impar Par Par Impar Impar Par Par Impar Impar

X 0 0 1 1 0 0 1 1

Tabla 5.8. R 5. 5.1. CONCLUSIONES Explique como el circuito del paso 3.1.1, figura 1. general la funcin EXOR. Explique particularmente las entradas a la compuerta G3.

Document1 Pgina 15 de 19

La expresin booleana de EXOR es X= entradas de la compuerta G3 de: Siguiendo el esquema: =

; lo que se obtiene en las

Resultando G3= -X= = 5.2. =

El circuito del paso 3.2.1 figura 2. Cumple una frmula equivalente de la ecuacin 5.1 y genera la funcin EXOR: demuestra su equivalencia por medio del teorema de DeMorgan en las salidas de G1, G2 y dibuje un mapa de KARNAUGH.

B0 A0 1 1

1 1 X=

(SUMA DE PRODUCTOS)

5.3.

Demuestre que el circuito del paso 3.3.1, figura 3. cumple la funcin EXOR.

A 0 0 +5 +5

B 0 +5 0 +5

X 0 +5 +5 0

Document1 Pgina 16 de 19

A 0 0 1 1

B 0 1 0 1

X 0 1 1 0

La forma mas simple para demostrar el funcionamiento de un circuito digital es mediante su tabla de la verdad y si se observa la tabla de verdad de este circuito con la general de la compuerta EXOR, estas son idnticas. X=

5.4.

Escriba la tabla de verdad para el medio sumador del paso 3.5 figura 5 y comprela con los resultados de las tablas 5.5.E y 5.5.R.

X 0 0 +5 +5

Y 0 +5 0 +5

S 0 +5 +5 0

C 0 0 0 +5

Tabla 5.5E

X 0 0 1 1

Y S 0 0 1 1 0 1 1 0 Tabla 5.5R

C 0 0 0 1

Document1 Pgina 17 de 19

Se puede observar que la tabla 5.5E es la traduccin de los voltajes medidos a nmeros binarios en la tabla 5.5R, teniendo en cuenta que los voltajes mayores o iguales a 3,3 equivalen a un alto y los voltajes menores a 3,3 equivalen a un bajo. La salida S representa una compuerta EXOR. Tambin se puede observar que solo se genera un alto en la salida C, cuando las dos entrada del circuito sumador estn en alto, cumpliendo as con la funcin de sumador. 5.5. Escriba la tabla de verdad para el medio substractor del paso 3.6, figura 5.6 y comprela con las tablas 5.6E y 5.6R

X 0 0 +5 +5

Y 0 +5 0 +5 5.6E

D 0 +5 +5 0

Bo 0 +5 0 0

A 0 0 1 1

B 0 1 0 1

D 0 1 1 0 5.6R 0 1 0 0

Bo

Se puede observar que la tabla 5.6E es la traduccin de los voltajes medidos a nmeros binarios en la tabla 5.6R. La salida D representa una compuerta EXOR. Tambin se puede observar que solo se genera un alto en la salida Bo, cuando la entrada A es un bajo y la entrada B es un alto, del circuito substractor. Cumpliendo as con la funcin de resta o sustraccin.

5.6.

Explique la operacin del circuito comparador binario paso 3.7, si es necesario escriba la tabla de verdad.

Un circuito comparador realiza una operacin bastante sencilla ya que utilizando una compuerta de tipo XOR realiza una comparacin entre las magnitudes de los bits de entrada, logrando as una operacin donde se puede ver si ambos bits son iguales o son diferentes. Document1 Pgina 18 de 19

Tabla extrada de: http://upload.wikimedia.org/wikipedia/commons/a/ae/Tablaverdadcomparador.png 5.7. Explique la operacin del generador de paridad paso 3.8, figura 5.8

El generador de paridad (figura 5.8) va a generar un uno en su salida (x) cuando la cantidad de unos en el nmero o dato sea impar. 5.8. Para que se utiliza un generador de paridad? Cul paridad es preferible, par o impar.

Un generador de paridad es el mtodo mas simple para la deteccin de errores, La paridad par es utilizada para el control de redundancia cclica. 6. BIBLIOGRAFIA.

MORRIS E. LEVINE. Teora Digital y Experimentos Usando Circuitos Digitales. Edit. Prentice- Hall, inc.

Document1 Pgina 19 de 19