Apuntes Circuitos Secuenciales 23 24

SA 2– CIRCUITOS DIGITALES SECUENCIALES
TECNOLOGIA E INGENIERIA II
SA 2 – CIRCUITOS DIGITALES SECUENCIALES
1.- CONCEPTOS PREVIOS

Los circuitos analizados hasta ahora se les denominan
circuitos combinacionales, en ellos los valores de las salidas
dependen exclusivamente de los valores de las variables de
entrada. En ellos no es necesario tener en cuenta la noción de
tiempo. En definitiva, son funciones lógicas, representadas por
una tabla de verdad y simplificables (por algebra booleana o por
Karnaugh). En estos sistemas no es posible almacenar el estado
de las entradas en un instante y utilizarlo posteriormente para
tomar decisiones.
Los circuitos secuenciales son aquellos cuya salida en
cualquier momento no depende exclusivamente de las entradas
del circuito sino también de la historia anterior de las
entradas, es decir de la secuencia de entradas que tuvo
anteriormente. Son, por tanto, capaces de memorizar el estado
de las entradas y convertirlo en un estado interno del propio
sistema.
Para el estudio de los circuitos secuenciales se hace uso del

cronograma, la representación gráfica de cómo evolucionan en el
tiempo tanto las entradas como la salida del circuito.
Pueden clasificarse en dos grandes grupos:

1. Asíncronos: pueden cambiar de estado en cualquier instante de
tiempo cuando están presentes las entradas adecuadas.
2. Síncronos: Para cambiar de estado precisan, además de estar
presentes las entradas adecuadas, que coincidan con determinados
instantes de tiempo, por lo que decimos que están sincronizados con
una señal de reloj (Clock), únicamente se hace caso de las entradas
en los instantes de sincronismo. Tipos de sincronismo:
→ Sincronismo por nivel (alto o bajo): el sistema hace caso de las
entradas cuando el reloj esté en el nivel activo (alto o bajo).
→ Sincronismo por flanco (de subida o de bajada): el sistema hace
caso de las entradas y evoluciona, en el instante que se produce
el flanco activo (de subida o de bajada)
Los biestables son los componentes básicos para construir los circuitos secuenciales. Se
caracterizan por poseer memoria, es decir, recuerdan las entradas anteriores que se han producido en el
circuito. Se pueden construir cableando a partir de puertas lógicas o lo que es más común, formando parte
de circuitos integrados. También son llamados básculas o flip-flop.
Asíncronos R-S
Biestables
Por nivel D
Sincronos
J-K D T
Por flanco
SA 2- Circuitos Digitales secuenciales- 1

2.- BIESTABLES ASÍNCRONOS
En los biestables asíncronos, los cambios de estado se producen cuando tenemos variaciones en
la combinación de las entradas, es decir, como no hay reloj que sincronice los cabios, cualquier cambio en
las entradas conlleva cambios en las salidas.
BIESTABLE R-S CON PUERTAS NOR
Es un dispositivo con dos entradas R y S (Reset y Set) y una variable de estado o salida Q capaz
de almacenar un bit de información. Su funcionamiento es el siguiente:
• Si su entrada S se activa su estado Q se pone en Alto.
• Si su entrada R se activa su estado Q se pone en Bajo.
• Si no se activa ni S ni R su estado no cambia.
• Si las dos salidas están a 1, se trata de un estado a evitar, ya que estamos dando órdenes
contradictorias.
En la salida ̅̅̅
𝑄𝑡 tenemos siempre el valor complementario de Q.
BIESTABLE R-S CON PUERTAS NAND
En este caso se dice que es “activo por nivel bajo”, ya que:

• Cuando tenemos las dos entradas a 1, recuerda el valor anterior (efecto memoria).
• Cuando en 𝑆̅ tenemos un 0, en 𝑅̅ un 1, se produce un set o puesta a 1.
• Cuando en 𝑆̅ tenemos un 1, en 𝑅̅ un 0, se produce un reset o puesta a o.
• Cuando R y S están a 0, se produce una situación no válida en la que no hay certeza del valor de
salida. Por tanto, la debemos evitar.
3.- BIESTABLE SÍNCRONO POR NIVEL

BIESTABLE D SÍNCRONO POR NIVEL
Al ser un biestable síncrono por nivel, las variaciones de las entradas sólo afectan a las salidas en
el instante en que el nivel de reloj está activo.
El biestable tipo D posee una entrada D (data) y otra de habilitación E (enable), de forma que
cuando el biestable está habilitado (E=1), la salida copia el valor de la entrada pero si no está habilitado
(E=0) mantiene (memoriza) su valor, aunque cambie la entrada.
Está construido a partir de un latch R-S pero nos permite eliminar la posibilidad de alcanzar el
estado prohibido de los biestables R-S. Sigue funcionando como un elemento de memoria.
La señal de reloj se utiliza como línea de control, por eso la introducción de la entrada E, aunque
podría ser cualquier señal no periódica.

Se emplea mucho al eliminar el estado indeterminado.
E D 𝑸𝒏 ̅̅̅̅
𝑸 𝒏
1 0 0 1 Reset
1 1 1 0 Set
0 x 𝑸𝒕+𝟏 ̅̅̅̅̅̅
𝑸 𝒕+𝟏
Sin Cambio
3. B IESTABLES SÍNCRONOS POR FLANCO (FLIP -FLOPS)

Los flip-flops son dispositivos síncronos de dos estados. la
salida cambia de estado sólo con el flanco de subida (positivo) o
con el flanco de bajada (negativo) del reloj, de forma que
únicamente en un instante específico se producen los cambios .
BIESTABLE D SÍNCRONO POR FLANCO
Cuando el reloj hace un flanco ascendente o descendente (según el tipo de

flip-flop), el valor presente de la entrada D se copia en la salida y se mantiene hasta
el siguiente flanco (independientemente de lo que haga la señal de entrada).
Es el elemento básico de memorización de 1 bit.
Se puede construir fácilmente añadiendo un inversor a un flip-flop R-S-El valor
presente en la entrada D.
D CLK 𝑸𝒏 ̅̅̅̅
𝑸 𝒏
Set
1 ↑ 1 0 (almace
na 1)
Reset
0 ↑ 0 1 (almace
na 0)
BIESTABLE J-K
Su funcionamiento es similar al flip-flop R-S, de modo que la entrada K

actúa para la puesta a 0 (reset) y la entrada J para la puesta a 1 (set). Cuando se
activan las dos entradas simultáneamente, el biestable cambia de estado. Son
biestables síncronos, lo que quiere decir que las transiciones de los valores de
salida se producen durante los flancos activos de las señales de reloj.
K J 𝑸𝒕−𝟏 𝑸𝒕
0 0 0 0 𝑸𝒕−𝟏 Cronograma de un biestable J-K síncrono por flanco de subida.
0 0 1 1 𝑸𝒕−𝟏
0 1 0 1 Puesta a 1
0 1 1 1 Puesta a 1
1 0 0 0 Puesta a 0
1 0 1 0 Puesta a 0
1 1 0 1 Toggle
1 1 1 0 Toggle

BIESTABLE T (TRIGGER =DISPARO ) SÍNCRONO POR FLANCO
Si a un biestable JK se le unen las dos entradas, se obtiene un biestable
T, el cual cambia de estado cada vez que se activa su entrada.
Se obtiene una señal de salida cuya frecuencia es la mitad de la
correspondiente a la señal de entrada.
4. APLICACIONES DE LOS BIESTABLES
Dado que los biestables son los elementos básicos de memoria, son imprescindibles en los
sistemas secuenciales.
Las principales aplicaciones son:
• Contadores, que son capaces de generar una determinada secuencia o usarse como
divisores de frecuencia.
• Registros de desplazamiento, que permiten almacenar datos de distintas maneras.
(Se trabajarán en simuladores)

Electrónica digital secuencial - Actividades
1. Dada la señal de entrada de la figura, dibujad la señal que tendremos a la salida Q en los siguientes
casos:
a. Biestable D síncrono por nivel.
b. Biestable D síncrono por flanco de subida.
2. Dibuja la forma de onda de la salida Q del siguiente biestable.
3. Dado el circuito secuencial de la siguiente figura, don de

tenemos una entrada Do y otra enable (E).
a) Completa la tabla de verdad de la función E y Do.
b) Dibuja la forma de la onda de salida Q si tenemos las
entradas Do y e que se muestran en la figura

4. Dibuja la forma de onda de salida Q del siguiente biestable con las formas
de onda de entrada mostradas en la figura.
5. Demuestra que el siguiente circuito es igual a un biestable T:
6. Dado el siguiente cronograma:

a) Dibuja el símbolo del biestable D activo por flanco descendente y construye la tabla de verdad de
este biestable. D.
b) Representa la evolución de la salida Q si aplicamos a su entrada la señal de la figura y la salida
inicialmente está a nivel bajo.

7. Dibuja un biestable T activo por flanco ascendente, construye su tabla de verdad y representa en un
cronograma cómo evoluciona el estado de la salida de ese biestable si está a nivel bajo.
8. Dado el siguiente biestable, dibuja su señal de salida.
9. Dado el siguiente circuito:

a) Rellena la tabla de verdad de los
estados e indica el valor de la función
lógica St+1
b) Rellena el cronograma con las señales
Q0, Q1 y S, si inicialmente Q0 y Q1
están a nivel bajo.
Et Q0t Q0t+1 Q1t+1 St+1

Apuntes Circuitos Secuenciales 23 24

Cargado por

Copyright:

Formatos disponibles

Apuntes Circuitos Secuenciales 23 24

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Apuntes Circuitos Secuenciales 23 24

Cargado por

Copyright:

Formatos disponibles

SA 2– CIRCUITOS DIGITALES SECUENCIALES

1.- CONCEPTOS PREVIOS

Para el estudio de los circuitos secuenciales se hace uso del

Pueden clasificarse en dos grandes grupos:

SA 2- Circuitos Digitales secuenciales- 1

BIESTABLE R-S CON PUERTAS NOR

BIESTABLE R-S CON PUERTAS NAND

En este caso se dice que es “activo por nivel bajo”, ya que:

3.- BIESTABLE SÍNCRONO POR NIVEL

SA 2- Circuitos Digitales secuenciales- 2

3. B IESTABLES SÍNCRONOS POR FLANCO (FLIP -FLOPS)

BIESTABLE D SÍNCRONO POR FLANCO

Cuando el reloj hace un flanco ascendente o descendente (según el tipo de

Su funcionamiento es similar al flip-flop R-S, de modo que la entrada K

SA 2- Circuitos Digitales secuenciales- 3

4. APLICACIONES DE LOS BIESTABLES

(Se trabajarán en simuladores)

SA 2- Circuitos Digitales secuenciales- 4

2. Dibuja la forma de onda de la salida Q del siguiente biestable.

3. Dado el circuito secuencial de la siguiente figura, don de

SA 2- Circuitos Digitales secuenciales- 5

5. Demuestra que el siguiente circuito es igual a un biestable T:

6. Dado el siguiente cronograma:

SA 2- Circuitos Digitales secuenciales- 6

8. Dado el siguiente biestable, dibuja su señal de salida.

9. Dado el siguiente circuito:

Et Q0t Q0t+1 Q1t+1 St+1

SA 2- Circuitos Digitales secuenciales- 7

También podría gustarte