Jerarquia Digital Plesiócrona Presentacion
Jerarquia Digital Plesiócrona Presentacion
Jerarquia Digital Plesiócrona Presentacion
PLESICRONA
Ingeniera de Trfico
Integrantes:
Jessica Mendoza
Willian Yugsi
Jefferson Gonzlez
Jerarquas de Multiplexacin
-La jerarqua europea , usada tambin en
Latinoamrica, agrupa 30+2 canales de 64 kb/s
para obtener 2.048 kb/s. Luego, por multiplexado
de 4 tributarios sucesivamente, se obtiene las
velocidades de 8.448 kb/s; 34.368 kb/s y 139.264
kb/s.
El bit C se utiliza para enviar una trama de Control de Redundancia Cclica CRC-4 , que acta
como bits de paridad para el control de la tasa de error. La secuencia que se coloca en el bit C es:
C1 0 C2 0 C3 1 C4 0 C1 1 C2 1 C3 E C4 E
SEALIZACIN DEL CANAL TELEFNICO.
Existen dos formas genricas de enviar la sealizacin de los canales de telefona en el multiplexor de 2048
kb/s:
-Sealizacin por Canal Asociado CAS o R2-digital.
-Sealizacin por Canal Comn CCS o SSNo7.
El tipo de sealizacin asociada al canal CAS consiste en asignar en la trama el intervalo de tiempo TS:16
para el envo de la sealizacin de acuerdo con la Fig 02. Se trata entonces en un canal de 64 kb/s cuya
organizacin interna contiene una palabra de alineamiento de multitrama de 8 bits (0000 NANN) y 15
octetos de informacin. La palabra de alineamiento de multitrama (0000) permite definir una lgica de
ganancia y prdida del alineamiento. La Prdida de Multitrama LOMF (Loss of MultiFrame) se obtiene
con 2 lecturas consecutivas con error. La recuperacin del alineamiento ocurre a la primer lectura
correcta.
SEALIZACIN DEL CANAL
TELEFNICO
Para la sealizacin por canal comn CCS se ha definido ( ITU-T Serie Q )
el protocolo de dilogo entre procesadores de los centros de conmutacin extremos
SS7 . Se trata entonces de un canal de 64 kb/s donde la ubicacin de la informacin de
sealizacin no se encuentra previa y rgidamente asignada. Consiste en un protocolo de
comunicacin definido en 4 capas de acuerdo con el modelo de interconexin de sistemas abiertos
de ISO.
ORDENES JERRQUICOS
PLESICRONOS
INTERFAZ ELCTRICA
La interfaz de los multiplexores PDH se muestra en la
Tabla
muestra los distintos cdigos involucrados. El cdigo de lnea es el HDB-3 para las
velocidades hasta 34 Mb/s y el CMI para 140 Mb/s. La velocidad de 64 kb/s tiene una
codificacin de tipo Co- y Contra-Direccional.
Cdigo HDB3
(High Density Bipolar) Este cdigo permite una alta densidad de pulsos binarios para mantener la
temporizacin de lnea. Se utiliza en las interfaz desde 2 a 34 Mb/s. Las reglas de codificacin son:
-Los bits 1 se alternan en polaridad y su duracin se reduce al 50% (RZ= Return to Zero).
-En otras palabras, se transmite un ciclo de reloj (10) con polaridad alternada. Los bits 0 se transmiten
como 0 Volt.
-Una secuencia 0000 se reemplaza por 000V o R00V: V=1 es un pulso de violacin y R=1 es de relleno.
-Las violaciones se encuentran alternadas entre s. Si existe R lleva la misma polaridad que V.
-Luego de una violacin el siguiente pulso lleva polaridad contraria.
-Se coloca 000V cuando el pulso anterior a V tiene igual polaridad que V; en caso contrario se coloca
R00V.
-Si entre violaciones consecutivas el nmero de bits 1 es impar se coloca 000V, de lo contrario si es par
se coloca R00V.
Explicacin:
Cdigo CMI
(Codec Mark Inversion) Se lo utiliza para la interfaz de 140 Mb/s. Las
reglas de codificacin
son:
-Los bits 1 se reemplazan por 11-00 en forma alternada.
-Los bits 0 se reemplazan por 01 (un ciclo de reloj).
Se trata de un cdigo bipolar que mantiene la equiprobabilidad de
polaridad; es decir, no tiene componente de corriente continua.
Nuevamente se produce una alta densidad de cambios de estado para
asegurar la extraccin del reloj.
Explicacin: