Scribd Logo
Importer

Bienvenue sur Scribd !

  • 916 vues

    TD1 Fpga Aii 2015

    Transféré par

    Smart Classe
    Le document décrit 10 exercices sur la réalisation de circuits logiques à l'aide de PAL (Programmable Array Logic) et FPLA (Field-Programmable Logic Array), notamment un additionneur, un multiplexeur, un générateur de parité et un compteur modulo 8.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd

    TD1 Fpga Aii 2015

    Transféré par

    Smart Classe
    916 vues2 pages
    Le document décrit 10 exercices sur la réalisation de circuits logiques à l'aide de PAL (Programmable Array Logic) et FPLA (Field-Programmable Logic Array), notamment un additionneur, un multiplexeur, un générateur de parité et un compteur modulo 8.

    Titre original

    TD1_FPGA_AII_2015

    Copyright

    © © All Rights Reserved

    Formats disponibles

    PDF, TXT ou lisez en ligne sur Scribd

    Avez-vous trouvé ce document utile ?

    Ce contenu est-il inapproprié ?

    Le document décrit 10 exercices sur la réalisation de circuits logiques à l'aide de PAL (Programmable Array Logic) et FPLA (Field-Programmable Logic Array), notamment un additionneur, un multiplexeur, un générateur de parité et un compteur modulo 8.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    916 vues2 pages

    TD1 Fpga Aii 2015

    Transféré par

    Smart Classe
    Le document décrit 10 exercices sur la réalisation de circuits logiques à l'aide de PAL (Programmable Array Logic) et FPLA (Field-Programmable Logic Array), notamment un additionneur, un multiplexeur, un générateur de parité et un compteur modulo 8.

    Droits d'auteur :

    © All Rights Reserved
    Téléchargez comme PDF, TXT ou lisez en ligne sur Scribd
    Télécharger au format pdf ou txt
    Vous êtes sur la page 1sur 2

    ISET DE GABES AU 2015/2016 sem 1

    LAII N5
    TD 1
    FPGA

    Exercice 1: Faire le schéma de l'additionneur complet à l'aide d'un circuit PAL.

    Exercice 2: Réaliser un Multiplexeur de 8 vers 1 à l’aide d’un PAL.

    Exercice 3: Soit le circuit décrit par le schéma suivant :

    Question : Réaliser les mêmes fonctions à l’aide d’un PAL

    Exercice 4: Réaliser un générateur de parité (sur 4 bits) avec un FPLA

    Exercice 5: Donner les équations logiques des sorties S3, S2, S1, S0 du circuit PAL suivant :

    M TAYARI.L Page 1/2 TD1


    FPGA LAII51 ISET GABES AU: 2015/2016 Sem 1

    Exercice 6: Soit le circuit de la figure suivante représentant une Unité Logique élémentaire.

    Ai et Bi sont sur 1bit


    C : permet de sélectionner une opération parmi les 4 fonctions que peut effectuer l’Unité logique.
    F1 = Ai Xor Bi ; F2 = Ai And Bi
    F3 = Ai Nand Bi ; F4 = Ai Nor Bi

    Question : Faire le schéma de l’unité en utilisant un FPLA.

    Exercice 7: Réaliser les fonctions suivantes à l'aide d'un FPLA.


    F1 (A,B,C) = 1 si ( ABC )2 est impair; F1 (A,B,C) = 0 sinon.
    F2 (A,B,C) = 1 si ( ABC )2 comporte un nombre impair de " 1 "; F2 (A,B,C) = 0 sinon.
    F3 = A2 (Avec A, un nombre sur 2 bits).

    Exercice 8: Réaliser un compteur modulo 8 à l’aide d’un PAL séquentiel.


    Exercice 9: On désire réaliser 8 signaux d’horloge h0, h1, ….., h7 à partir d’un seul signal h.
    Réaliser ce circuit à l’aide de PAL séquentiel.
    Exercice10: On dispose d’un PAL séquentiel défini par le schéma suivant :

    Questions :
    1./ Donner les équations des sorties Si.
    2./ Donner les équations des bascules D0 et D1.
    3./ Donner la séquence formée par le circuit composé par les deux bascules initialisées à « 0 »
    3./ Quel peut être l’utilité de ce circuit.

    M TAYARI.L Page 2/2 TD1

    Vous aimerez peut-être aussi