Packaging Des Circuits Intégrés: Xavier Saint Martin

Télécharger au format pdf ou txt
Télécharger au format pdf ou txt
Vous êtes sur la page 1sur 22

Packaging des circuits intégrés

par Xavier SAINT MARTIN


Direction technique, Bull SA

Cet article est l’édition actualisée de l’article « Assemblage des circuits intégrés. Packaging »
rédigé par Gérard DEHAINE.

1. Généralités................................................................................................. E 3 400 – 2
2. Circuits intégrés....................................................................................... — 4
3. Supports d’interconnexion.................................................................... — 5
4. Boîtiers........................................................................................................ — 7
5. Procédés d’assemblage .......................................................................... — 9
6. Exemples de filières d’assemblage ..................................................... — 14
7. Performances électriques des assemblages .................................... — 17
8. Performances thermiques ..................................................................... — 18
9. Qualité et fiabilité des assemblages................................................... — 20
Pour en savoir plus ........................................................................................... Doc. E 3 400

a complexité et la dimension des circuits intégrés croît sans cesse et l’élec-


L tronique s’étend constamment à de nouveaux domaines et à de nouvelles
applications.
Un circuit intégré ne peut fonctionner sans un environnement spécifique : un
boîtier, une carte, qui lui permettent de réaliser les fonctions pour lesquelles il a
été conçu. C’est le packaging qui prend en compte les contraintes diverses
touchant à l’environnement du circuit intégré, et qui permet d’exploiter au mieux
ses performances et sa fiabilité.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 1

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

1. Généralités

1.1 Définition

Le packaging en électronique est l’art et la science d’établir les


interconnexions et l’environnement permettant à des circuits à Machine
prédominance électronique de traiter ou de stocker de l’informa- (4e niveau)
tion.

Le packaging fait intervenir un certain nombre de compétences


scientifiques et techniques parmi lesquelles :
— l’électronique, qui traite des caractéristiques électriques des
assemblages, de façon à tirer le meilleur parti des performances des
circuits intégrés et des autres composants ;
— la science des matériaux (métalliques, céramiques, organi-
ques), les techniques d’assemblage, la thermique et les
simulations ;
— la mécanique, qui traite des machines d’assemblage, des tolé-
Ensemble fonctionnel
rances dimensionnelles des composants, des problèmes de mesu- (3e niveau)
res, des outillages de fabrication ;
— la statistique, qui permet d’analyser les procédures de fabrica-
tion et de prédire la fiabilité des produits fabriqués.
Les équipes de développement traitant du packaging des systè-
mes électroniques doivent rassembler en leur sein un échantillon- Carte (2e niveau)
nage de ces compétences et certains grands constructeurs
disposent d’équipes de plusieurs dizaines de personnes pour pren-
dre en charge ces activités. Boîtier (1er niveau)

Le packaging n’a pas pour seul rôle de relier électriquement les


différents éléments électroniques composant une fonction ; il doit Circuit intégré
assurer :
— leur liaison électrique, mécanique, thermique ;
— leur protection chimique, mécanique, aux rayonnement ;
— l’adéquation des coûts des assemblages à leur offre commer-
ciale. Figure 1 – Niveaux du packaging

de macro-packaging, il réalise une machine électronique complète.


C’est ce niveau qui sera visible par l’utilisateur final.
1.2 Niveaux de packaging
Dans des équipements électroniques autres que les gros systè-
mes informatiques, certains niveaux peuvent être absents, c’est le
L’usage distingue plusieurs niveaux de packaging dans un ensem- cas, par exemple, de l’informatique personnelle portable où le
ble électronique ; le modèle le plus complet est celui que l’on trouve micro-ordinateur est constitué d’une seule carte recevant tous les
sur les systèmes informatiques de moyenne et forte puissance, composants.
comme l’illustre la figure 1. Le présent article traite principalement des deux premiers
Dans ce modèle, on trouve d’abord des circuits intégrés niveaux du packaging en électronique.
(« puces »). La liaison du circuit intégré à son boîtier constitue le
packaging premier niveau ; c’est là que sont réalisées les premières
interconnexions électriques permettant d’accéder aux fonctions
matérialisées dans ce circuit intégré ; c’est souvent aussi dès ce 1.3 Besoins par domaine
niveau que sont prises en compte les contraintes d’évacuation de la
chaleur générée par le circuit intégré, ainsi que les exigences de pro-
pagation du signal et de protection contre l’environnement. Ce sont les progrès constants des technologies du semi-conduc-
teur qui soutiennent la course en avant vers des complexités crois-
Le packaging deuxième niveau consiste à relier le(s) boîtier(s) à santes. Les utilisateurs sont toujours friands de fonctionnalités
une carte (circuit imprimé, le plus souvent). Cette carte peut com- accrues ; cet intérêt explique entre autres l’explosion de l’électroni-
porter d’autres composants nécessaires à son fonctionnement tels que personnelle et nomade qui dépasse maintenant la puissance
que connecteurs, condensateurs, voyants. qu’offraient les gros systèmes informatiques au début des années
Le troisième niveau permet de constituer un ensemble fonction- 1980. C’est aussi grâce à l’intégration rendue possible par les tech-
nel autonome ; il est traditionnellement construit autour d’un « fond nologies des semi-conducteurs que les liaisons télématiques sont
de panier » recevant plusieurs cartes et pouvant posséder certaines devenus partie intégrante de notre vie de tous les jours.
fonctions collectives (alimentation, ventilation). Les besoins sont différents selon les domaines d’application ;
Enfin, le packaging quatrième niveau comporte la cabinetterie et chaque domaine correspond à des solutions packaging qui lui sont
toutes les liaisons de l’équipement vers l’extérieur. Qualifié parfois propres.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 2 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

1.3.1 Systèmes informatique 1.3.3 Militaire, spatial et aéronautique


et de télécommunications
C’est dans ces domaines que les assemblages sont les plus coû-
L’accent est mis plutôt sur la performance pour les gros systèmes, teux, du fait que :
et plutôt sur le coût pour les petits et moyens systèmes. La sécurité
— la nécessité de fiabiliser et de renforcer certains ensembles
de fonctionnement est un critère important pour les systèmes de
impose souvent de les rendre complètement hermétiques à leur
gestion de même que pour les systèmes de télécommunication.
environnement ; ils font donc appel à des matériaux nobles ;
Le haut de gamme du matériel informatique peut être caractérisé — ces produits sont fabriqués en petites séries ; les investisse-
par la recherche avant tout de la plus haute performance possible ; ments en recherche et développement sont donc à amortir sur ces
on peut lui associer la notion de marché limité et on en aura déduit petites séries ;
que ces systèmes coûtent très cher. C’est cependant dans ce
domaine que les innovations technologiques fleurissaient dans la — leurs procédures de contrôle et d’assemblage sont plus strictes.
deuxième moitié du siècle passé, car ces systèmes, qui fonctionnent
à des temps de cycle de quelques nanosecondes et dont la puis-
sance se mesure maintenant en Teraflops (milliards d’opérations en
virgule flottante par seconde), ont besoin de solutions techniques 1.4 Supports et procédés
originales, et c’est avant tout sur ce type de matériel qu’un packa-
ging optimisé de haute performance permet de gagner de précieu-
ses nanosecondes sur le temps de cycle de la machine. Pour concevoir et réaliser un assemblage électronique, le spécia-
liste dispose d’une part de supports d’interconnexion, d’autre part
de procédés d’assemblage :
1.3.2 Grand public • Les supports d’interconnexion sont constitués de lignes conduc-
trices et d’isolant permettant de relier les différents composants au
La contrainte principale est de produire au plus bas coût, malgré sein d’un même niveau N de packaging. Il s’agit par exemple des
que les consommateurs seront de plus en plus exigeants et que la boîtiers (qui peuvent comporter plusieurs circuits intégrés), des car-
qualité des produits soit un argument de vente. Un coût de fabrica- tes (qui peuvent comporter plusieurs boîtiers), des fonds de panier
tion bas peut s’obtenir par une optimisation de la production, même (qui peuvent comporter plusieurs cartes). À ce titre, le circuit intégré
si l’on fabrique des produits complexes. Enfin, tous les produits des- lui-même n’est, pour le packaging, qu’un support d’interconnexion
tinés à l’électronique automobile (injection électronique, gestion du particulier : il offre des lignes conductrices reliant ses transistors
freinage) doivent prendre en compte des contraintes d’environne- entre eux ; il offre aussi des plots de sortie qui permettront de le
ment très dures tout en garantissant un fonctionnement sans failles. relier au support d’interconnexion constituant le niveau de packa-
On estime qu’au cours de la présente décennie (2000-2010), l’élec- ging suivant (boîtier ou carte).
tronique embarquée dans une voiture pourra représenter jusqu’à
20 % de son coût. • Les procédés d’assemblage permettent, eux, de relier les diffé-
rents éléments d’un même niveau N à leur support d’intercon-
Les produits dits grand public ont souvent été le véhicule idéal nexion, par exemple : microcâblage, brasage tendre.
pour l’introduction de techniques de packaging originales dont la
diffusion s’est étendue à d’autres secteurs de l’industrie considérés C’est l’association judicieuse de supports d’interconnexion et de
comme plus professionnels. procédés d’assemblage qui garantira le meilleur résultat final, le
meilleur compromis entre les multiples contraintes, souvent contra-
La miniaturisation est une autre caractéristique de ces familles de dictoires, auxquelles doit répondre un ensemble électronique.
produits et, sauf pour des produits dont la taille est déterminée par L’objectif de performance n’est qu’une d’entr’elles, au même titre
un élément incompressible (capacité d’une machine à laver, dimen- que le coût ou la fiabilité par exemple. Lors de la conception d’un
sion des touches d’un clavier), on assiste à une extraordinaire réduc- assemblage électronique, l’ensemble de ces contraintes doit être
tion de la taille prise par l’électronique. Cette course à la pris en compte de façon homogène.
miniaturisation a engendré des solutions packaging originales.
Exemple : il peut être maladroit d’utiliser un composant très petit si
Deux exemples illustrent cette miniaturisation. la carte qui doit le recevoir ne permet pas de câbler toutes ses liaisons
Les cartes à puce ont vu leur taille définie par la standardisation des avec un nombre raisonnable de couches (cela peut se rencontrer avec
premières cartes bancaires à piste magnétique. L’insertion d’un circuit des composants à pas de sortie très faibles, de 0,4 ou 0,3 mm, à con-
intégré dans le volume imparti a posé plusieurs problèmes tels que necter à une carte dont le pas des lignes serait de 1,27 mm).
ceux liés à l’épaisseur de la carte (typiquement 0,75 mm) : il faut y
loger le circuit intégré (après mise à épaisseur jusqu’à 0,2 mm ou Dans le domaine du packaging, il existe quelques techniques
moins), sa protection, et sa connexion électrique vers les contacts génériques ayant un intérêt étendu, qui sont massivement exploi-
externes à la carte. Cette situation est rendue complexe par le fait que tées à l’échelle industrielle. De telles techniques sont appelées
la carte est souple et déformable, ce qui n’est pas le cas de la puce « filières ».
logée à l’intérieur. Les problèmes techniques ont été résolus par l’opti-
misation des matériaux et des techniques mis en œuvre pour la citons par exemple la « filière CMS » (Composants Montés en Sur-
réalisation de ces cartes à puce ; c’est maintenant un marché tout à fait face).
mûr.
Ces techniques génériques peuvent toujours être caractérisées
Les systèmes portables : baladeur, lecteur de disque compact por- par les supports d’interconnexion spécifiques et les procédés
table, caméscope, appareils photo, téléphone, ordinateur, ont continué d’assemblage spécifiques qu’elles mettent en œuvre.
une évolution fantastique entamée dans les années 1980. La réduction
du volume des fonctions électroniques, malgré les difficultés techni- Il existe cependant une très grande diversité de solutions de pac-
ques qu’elle pose, réduit la consommation des matériaux de base, la kaging ne faisant pas appel à une filière identifiée. Cette situation
pollution associée, le volume de stockage et les coûts de transport. S’y tend d’ailleurs à devenir la règle générale, tant les applications
ajoute la baisse des consommations en énergie (utilisation de circuits requièrent de plus en plus en plus des solutions packaging dédiées.
MOS, écrans à cristaux liquides, circuits fonctionnant à basse tension). Dans ces cas encore, l’homme de l’art aura à optimiser le choix des
Pour l’utilisateur, c’est avant tout un gain de puissance, de poids, de supports d’interconnexion et des procédés d’assemblage qui garan-
volume, et d’autonomie. tiront le meilleur résultat final.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 3

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

2. Circuits intégrés
109

Nombre de transistors
Ils sont la brique de base d’un assemblage électronique. L’évolu- 108
tion des techniques de packaging est étroitement liée à l’augmenta- Mémoires
moires
tion constante de leur puissance et de leur complexité. 107

106
2.1 Densité Circuits logiques
105

Le nombre de fonctions logiques par circuit intégré dépend de la 104


taille du transistor de base dont la grille, en 2004, peut être aussi
petite que 0,09 µm (c’est vingt fois plus petit qu’une bactérie, mille
103
fois plus fin qu’un cheveu). La figure 2 montre cette évolution pour 1980 1985 1990 1995 2000 2005
les mémoires et les circuits logiques les plus complexes. Ces cour-
Année
bes sont bien sûr génériques, et ne tiennent pas compte de cas par-
ticuliers.
Figure 2 – Évolution du nombre de transistors dans un circuit intégré
Par exemple, des circuits intégrés logiques fonctionnels de plus de
200 millions de transistors ont déjà été réalisés.

4,4 cm2
2,6 cm2
2.2 Taille 1,1 cm2

Le nombre de fonctions par circuit intégré croît bien sûr aussi


avec sa taille, dont la limite supérieure dépend de deux paramètres
principaux :
a pas : 100 µm b pas : 150 µm c pas : 200 µm
— l’évolution des moyens de photosensibilisation lors de la fabri-
cation des tranches de silicium. La surface actuelle est de l’ordre de Pour la même surface active dans le silicium (zone bleue), le pas
800 mm2 ; il est possible de réaliser des circuits intégrés de 3 cm de d'interconnexion détermine la taille de la puce.
côté ;
— le taux de défauts de fabrication de la tranche de silicium, par Figure 3 – Influence du pas des plots de sortie sur la taille de puce,
unité de surface. Il est en effet exclu de réaliser des circuits intégrés pour 400 plots
d’une taille telle qu’ils auraient tous au moins un défaut. Dans la pra-
tique, un compromis est souvent à trouver entre le niveau d’intégra-
tion d’un circuit intégré (nombre de fonctions qu’il comporte) et son vers l’extérieur, du circuit intégré nouvellement constitué. Par exem-
rendement de fabrication. ple, pour les logiques dites structurées comme les mémoires, le
Une limitation du nombre de fonctions intégrées dans une unique doublement de la capacité n’entraîne l’adjonction que d’un seul fil
puce peut provenir du packaging lui-même : si le nombre des d’adresse. De même, si on multiplie par deux la largeur du bus de
entrées / sorties est grand, il peut être nécessaire d’augmenter la données d’un microprocesseur, on ne rajoutera que quelques dizai-
taille de la puce uniquement pour y loger ces plots de sortie, bien nes de sorties supplémentaires au circuit intégré correspondant.
que ses éléments actifs tiennent sur une surface plus faible Par contre, les logiques moins structurées telles que celles réa-
(figure 3). Cela explique l’effort constant de réduction du pas mini- lisées par des circuits ASIC (Application Specific Integrated
mal entre les plots que peuvent offrir les procédés d’assemblage Circuit ou « circuit intégré à la demande ») voient leur nombre de
des circuits intégrés. À l’heure actuelle (2004), il est possible de con- plots croître de façon plus importante, bien que toujours non pro-
necter un circuit intégré à son support d’interconnexion grâce à un portionnellement à l’augmentation du nombre des portes logiques
microcâblage de fils au pas de 50 µm. qu’elles comportent. La loi de Rent donne une approximation du
Cette contrainte n’existe que dans de cas où les plots ne peuvent nombre de plots correspondant à un nombre donné de portes pré-
être répartis qu’à la périphérie du circuit intégré. Le procédé sentes dans un circuit intégré. Cette loi est de la forme :
d’assemblage dit « flip chip » (cf. § 5.3) autorise la répartition de
Ns = k (Np)L
plots sur quasiment toute la surface du circuit intégré. En somme, le
circuit intégré n’étant, pour le packaging, qu’un support d’intercon- avec Ns nombre de plots,
nexion particulier, ses caractéristiques dimensionnelles sont à opti-
miser dans la mesure du possible. Np nombre de portes,
k coefficient voisin de 3,
L coefficient voisin de 0,5.
2.3 Complexité À titre d’illustration, le microprocesseur de l’unité centrale d’un sys-
tème DPS 7000 de Bull comportait, en 1987, 150 000 transistors et
316 plots de sorties. En 2002, un tel microprocesseur comportait
L’augmentation du nombre de plots de sortie d’un circuit intégré 30 millions de transistors (200 fois plus) et 548 plots (à peine le double).
n’est pas proportionnelle à l’augmentation du nombre des transis-
tors qu’il comporte. En effet, on devine intuitivement qu’en asso- Bien que la loi de Rent – et les techniques de réalisation des cir-
ciant dans un même circuit intégré deux fonctions auparavant cuits intégrés – soient favorables à une intégration de plus en plus
disjointes, on économisera toutes les interconnexions directes poussée des fonctions électroniques, il n’en reste pas moins que les
d’une fonction à l’autre : elles n’apparaîtront pas dans les liaisons, spécialistes du packaging doivent concevoir des boîtiers présentant

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 4 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

Taille de l’élément (µm)


1 000
Nombre d’entrées-sorties

4 000 Circuits imprim


imprimés

3 000 100

2 000
10
1 000

0 1
Téléphones Serveurs Télévision Contrôle Aérospatial
cellulaires moteurs int grés
Circuits intégr
intégrés

2000 2000-2003 2006-2007 0,1


1970 1980 1990 2000
Figure 4 – Évolution du nombre d’entrées-sorties des circuits Année
intégrés, par domaine (White Book, Pidea Technical Programme 2001)
Figure 5 – Comparaison de la densité des circuits intégrés
et des circuits imprimés (BPA & SOFRES Conseil estimates)
un nombre de plots sans cesse croissant, comme l’illustre la
figure 4. S’ajoute à cela que l’on attend d’eux des coûts de packa-
ging décroissants.
supports d’interconnexion dont la densité relative est de plus en
Les circuits intégrés sont réalisés collectivement sur des tranches plus faible. En somme, le packaging est avant tout un transforma-
de silicium appelées wafers. Ces tranches peuvent maintenant teur de pas ; en effet, les pas des plots de sortie d’un semi-conduc-
atteindre 30 cm de diamètre. Un grand fabricant de wafers peut en teur sont compris entre 50 et 200 µm, alors que les pas des plots
produire plusieurs millions par an. utilisés sur une carte de circuit imprimé sont de l’ordre du millimètre
pour les cas les plus courants. L’interface entre chaque niveau de
packaging nécessite donc une optimisation.
Il va de soi que certains supports d’interconnexion ont une den-
3. Supports d’interconnexion sité bien supérieure au circuit imprimé ; mais, comme on pouvait
s’en douter, leur coût augmente plus que proportionnellement en
conséquence. S’ajoute à cela que plus un type de support d’inter-
connexion est dense, plus ses dimensions maximales sont faibles,
3.1 Généralités et moins il peut avoir de couches conductrices. Il s’agit donc là
encore d’atteindre, lors de la définition d’une solution de packaging,
le meilleur compromis coût-performance.
Stricto sensu, un support d’interconnexion est un ensem- De multiples critères permettent de distinguer différentes catégo-
ble de lignes conductrices isolées matérialisant un schéma de ries de supports d’interconnexion ; voici les plus discriminants :
liaisons électriques entre éléments électroniques au sein d’un — le matériau isolant : organique ou céramique ;
même sous-ensemble. En règle générale, le support d’intercon- — le format maximal possible, qui varie de quelques cm2 à
nexion a aussi un rôle de maintien purement mécanique de ces 2500 cm2 ;
éléments électroniques. — la densité et donc le coût.
Le support d’interconnexion le plus dense est le circuit intégré lui-
même, puisque ses lignes sont inférieures à 1 µm. Sa fabrication
Le circuit imprimé est l’exemple le plus courant de support relève des technologies dites « couches minces », pour lesquelles
d’interconnexion, mais le boîtier dans lequel est encapsulé un cir- on se rapportera avantageusement aux articles Circuits en cou-
cuit intégré est lui aussi un support d’interconnexion ; il en est de ches minces [E 3 365] [E 3 366] du présent traité.
même d’un circuit souple simple face reliant deux cartes.
La densité d’un assemblage électronique dépend fortement de la
densité de ses supports d’interconnexion, laquelle se mesure habi- 3.2 Supports d’interconnexion
tuellement en cm/(cm2 ⋅ couche) ; autrement dit, on s’intéresse à la
longueur maximale développée des lignes conductrices par unité de organiques
surface dans chaque couche. Un autre critère d’évaluation de la den-
sité d’un support d’interconnexion est la largeur de ses conduc-
teurs. À ce titre, il est intéressant de comparer la densité des circuits Leurs lignes conductrices sont généralement en cuivre, tandis
intégrés à celle des circuits imprimés. La figure 5 illustre l’évolution que leur isolant peut-être :
historique de cette comparaison ; on y a porté en ordonnée la lar- — du verre-époxyde, c’est-à-dire un tissage de fibres de verre
geur typique d’une ligne conductrice. noyé dans une résine époxyde ;
— un matériau non tramé : polytétrafluoroéthylène (par exem-
On constate deux tendances majeures : ple, du Téflon®), polyimide (par exemple, du Kapton®), qui seront
— la densité des supports d’interconnexion est des centaines de préférés pour leur souplesse ou leur résistance à la chaleur.
fois plus faible que celle des circuits intégrés ;
Les procédés d’élaboration des supports d’interconnexion organi-
— cet écart ne cesse de croître. ques dépendent bien sûr de leur densité. Pour le classique circuit
C’est dans cette situation que réside l’enjeu du packaging : inter- imprimé en verre-époxyde, on utilise des feuilles de verre-époxyde
connecter des circuits intégrés de plus en plus denses (et ayant de (épaisseur typique 200 µm) entièrement recouvertes de cuivre
plus en plus de plots de sorties), en passant par l’intermédiaire de (épaisseur typique 30 µm) sur leurs deux faces. Ce cuivre est gravé

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 5

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

— ils ne sont pas hermétiques à la vapeur d’eau, ils sont seule-


ment étanches à l’eau. Cet inconvénient peut être rédhibitoire pour
les utiliser comme boîtiers de circuits intégrés dans des ensembles
électroniques à haute fiabilité.
Mondialement, l’immense majorité des assemblages électroni-
ques utilise comme cartes des supports d’interconnexion
organiques ; il s’agit des classiques circuits imprimés.

Échelle non respéctée 3.3 Supports d’interconnexion


Figure 6 – Schéma d’un circuit imprimé en verre-époxyde, complété
céramiques
de couches externes haute-densité
Les procédés de fabrication des supports d’interconnexion
céramiques sont totalement différents de ceux des supports d’inter-
chimiquement conformément aux lignes conductrices que l’on veut connexion organiques.
obtenir, après quoi les différentes feuilles sont empilées et pressées Les lignes conductrices sont réalisées par sérigraphie, qui consiste
pour constituer le substrat final. Il reste enfin à percer les trous à imprimer une encre à travers un « pochoir ». Il s’agit d’un pochoir
d’interconnexion qui relieront les différentes couches de cuivre et à particulièrement sophistiqué, puisque sa précision conditionne la
métalliser ces trous. Pour une présentation détaillée des circuits finesse des lignes conductrices. Cette encre conductrice est elle aussi
imprimés, on se rapportera avantageusement aux articles corres- très particulière : elle est constituée de poudre de métal (diamètre
pondants de la rubrique Assemblage et interconnexion du pré- typique du grain : 10 µm) enrobée dans une phase organique. Pour
sent traité. que cette encre, une fois imprimée sur un support, devienne un con-
L’écart de densité entre les substrats organiques et les circuits ducteur métallique, il faut la chauffer un peu au-dessous du point de
intégrés est à l’origine de travaux récents visant à le réduire. L’idée fusion du métal. Les grains métalliques se rassembleront alors par
est d’utiliser des procédés de réalisation des lignes conductrices se frittage, après que la phase organique se sera évaporée.
rapprochant de ceux utilisés pour les circuits intégrés, et d’abandon- Quant au support sur lequel on imprime cette encre, il s’agit bien
ner le perçage mécanique. Ces nouveaux substrats organiques sont sûr de l’isolant qui séparera les différents niveaux conducteurs. Plu-
maintenant disponibles à l’échelle industrielle, sous l’appellation sieurs procédés d’élaboration des supports d’interconnexion
générique – et anglo-saxonne – de HDI, pour High Density Intercon- céramiques sont disponibles selon la mise en œuvre de cet isolant.
nect, ou encore « build-up ». Dans la pratique, on part d’un circuit
imprimé relativement classique, sur lequel on va déposer des cou- ■ Multicuisson
ches conductrices et isolantes offrant ces densités d’interconnexion Dans ce cas, chaque niveau isolant est lui aussi déposé par
beaucoup plus grandes, comme illustré figure 6. Les trous métal- sérigraphie. L’encre utilisée est comparable à celle des conducteurs,
lisés de surface, très fins, sont réalisés par perçage laser. mais sa phase solide est constituée de grains de céramique (alu-
Les dimensions caractéristiques d’un tel empilage donnent donc mine) et de verre. Chaque niveau isolant doit, lui aussi, être porté à
une indication du spectre de densités couvert par les substrats haute température pour assurer le départ de la phase organique, et
organiques : le frittage des grains de céramique. Il va de soi que des trous doivent
— diamètre d’un trou métallisé traversant : 300 µm ; être ménagés à travers les niveaux isolants successifs pour pouvoir
— diamètre d’un trou métallisé interne : 150 µm ; interconnecter les niveaux conducteurs successifs. Ces trous seront
— diamètre d’un trou métallisé de surface : 75 µm ; à remplir d’encre conductrice, laquelle devra aussi subir un cycle
— épaisseur du circuit imprimé interne : 1 mm ; thermique de frittage.
— épaisseur d’isolant en surface : 150 µm ; Il en résulte un procédé de fabrication assez lourd : sérigraphie du
— largeur et isolement entre conducteurs internes : 150 µm ; premier niveau conducteur sur un support rigide (en général une
— largeur et isolement entre conducteurs de surface : 75 µm. plaquette d’alumine brute), cuisson, sérigraphie du premier niveau
isolant, cuisson, sérigraphie de conducteur dans les trous d’inter-
connexion, cuisson, sérigraphie du deuxième niveau conducteur,
Plus anciennement avait été développée une technique de cuisson, et ainsi de suite.
réalisation de supports d’interconnexion à haute densité, con-
sistant en la réalisation de couches minces organiques directe- Les conducteurs sont en métaux nobles (or, argent, palladium) ou
ment déposées sur une plaquette rigide telle que de la en cuivre. Le cycle de frittage de chaque niveau sérigraphié dure
céramique. Ces substrats étaient réservés à des sous-ensem- environ une heure, à une température inférieure à 1 000 ˚C.
bles électroniques pour lesquels primaient la performance et le ■ Co-cuisson
faible encombrement.
Dans ce cas, le niveau isolant est une feuille souple, manipulable,
constituée elle aussi d’une fraction organique (résines) et de grains
Au regard des exigences de packaging, les circuits imprimés clas- de céramique (alumine). Chaque feuille souple est percée
siques ont les caractéristiques suivantes : mécaniquement ; c’est sur elle que l’on sérigraphie l’encre conduc-
— ils permettent de réaliser des cartes de grand format (jusqu’à trice (en général, à base de tungstène). L’ensemble des feuilles sou-
50 × 50 cm) ; ples est alors empilé, et subit un cycle de cuisson de quelques
— ils sont de mauvais conducteurs de la chaleur ; dizaines d’heures, jusqu’à environ 1 500 ˚C.
— leur constante diélectrique est basse (εr ≈ 4), ce qui est favora- La co-cuisson est un procédé hautement technique, puisque toute
ble à l’intégrité du signal ; la fraction organique de toutes les couches doit être évaporée
— leur coefficient de dilatation (environ 17 ⋅ 10−6 / K) est plutôt durant le même cycle de cuisson, et l’ensemble de ces couches va
adapté aux composants ayant un corps en matériau organique ; subir conjointement le phénomène de frittage, pour obtenir enfin un
— ils peuvent être fabriqués en très grandes séries et leurs coûts multicouche, céramique et conducteur, solide. De plus, durant le frit-
ont atteint des valeurs plancher ; tage, l’ensemble du multicouche réduit d’environ 17 % dans toutes
— on peut réaliser jusqu’à 40 niveaux conducteurs au sein d’un ses dimensions, chaque ligne conductrice devant, pour autant,
même circuit imprimé ; conserver sa continuité, et son isolement d’avec les lignes voisines.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 6 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

■ Variantes
Il existe bien sûr plusieurs variantes pour réaliser des supports
d’interconnexion céramiques. La plus répandue est la co-cuisson
basse température qui, par un choix judicieux des matériaux iso-
lants et conducteurs, rassemble les avantages respectifs de la co-
cuisson (un seul cycle thermique) à ceux de la multicuisson (cycle
thermique à plus basse température).
■ Les densités d’interconnexions offertes par les supports
céramiques sont très voisines de celles offertes par les supports a boîtier CQFP (Ceramic Quad Flat Pack) (vue de dessus)
organiques. Une différence triviale mais essentielle mérite cepen-
dant d’être rappelée : contrairement au circuit imprimé, il est extrê-
mement difficile de réaliser des trous métallisés traversant un
support céramique de part en part. Une conséquence majeure pour
le packaging est qu’il n’est pas envisageable d’équiper un tel sup-
port avec des boîtiers électroniques classiques à broches. Les sup-
ports d’interconnexion céramiques sont utilisés quasi-
exclusivement pour :
— réaliser des boîtiers accueillant des circuits intégrés ;
— servir de carte électronique dont l’équipement de composants b boîtier LGA (Land Grid Array) (vue de dessous)
sera réalisé par technologie CMS (montage en surface, cf. § 4.2 et
4.3), ou par technologie hybride (pour laquelle on pourra se rappor-
ter aux articles Circuits hybrides [E 3 925] [E 3 927] de la présente
rubrique).
Au regard des exigences de packaging, les supports d’intercon-
nexion céramiques ont les caractéristiques suivantes :
— ils sont bons conducteurs de la chaleur ;
— leur coefficient de dilatation (environ 9 ⋅ 10−6 / K) est mieux
adapté aux composants céramiques et aux circuits intégrés que les
supports d’interconnexion organiques ; c boîtier PGA (Pin Grid Array)
— ils sont hermétiques ;
— on peut rarement réaliser plus de 10 couches conductrices ;
— ils sont mécaniquement fragiles ; Figure 7 – Boîtiers céramiques pour VLSI
— ils sont limités en dimensions (10 cm de côté) ;
— leur constante diélectrique est haute (εr ≈ 7 à 10), ce qui n’est
pas favorable à l’intégrité du signal. La figure 7 offre des exemples de boîtiers les plus fréquemment
Les supports d’interconnexion céramiques sont en général rése- utilisés pour l’encapsulation des circuits intégrés.
rvés aux assemblages électroniques requérant une grande fiabilité. Cette figure ne couvre pas la grande diversité des types de boî-
tiers disponibles, diversité qui tire son origine de l’émergence des
techniques de montage des composants en surface. Antérieurement
à ces techniques, tous les boîtiers étaient équipés de broches traver-
4. Boîtiers sant le circuit imprimé (permettant ainsi leur brasage par la face de
la carte opposée au corps du boîtier), et ils respectaient des stan-
dards dimensionnels assez simples. Les techniques de montage en
Les boîtiers sont des supports d’interconnexion. Beaucoup sont surface autorisant le brasage sur carte (sans la traverser) de broches
conçus et réalisés comme les cartes électroniques, mais pas tous, ce ayant un pas beaucoup plus faible, cette opportunité a été exploitée
qui justifie le présent paragraphe, qui leur est dédié. dans de multiples directions, aboutissant à cette grande diversité de
types de boîtiers.
Les boîtiers sont le moyen le plus habituel de mise en œuvre des
circuits intégrés. En général, un boîtier ne contient qu’un circuit La dénomination des types de boîtiers ne respecte pas de règle
intégré ; il est alors qualifié d’unitaire. Il est cependant de plus en standardisée ; elle a souvent une origine historique, liée à la société
plus courant d’encapsuler plusieurs circuits intégrés, ainsi que des qui les a conçus et proposés à l’échelle mondiale. Les appellations
composants passifs (capacités, résistance) sur un support d’inter- les plus communément rencontrées pour ces boîtiers sont :
connexion de petite taille, et de donner à cet ensemble la forme d’un — Ceramic Quad Flat Pack (CQFP) pour boîtier céramique à sor-
boîtier. L’utilisateur final le traitera comme un boîtier unitaire. ties périphériques ;
Chaque fabricant d’équipements a une culture technique qui lui — Land Grid Array (LGA) pour boîtier à plots matriciels ;
est propre et qui lui sert de base lorsqu’il s’agit de développer de
— Ball Grid Array (BGA), qui est un LGA dont chaque plot est doté
nouveaux produits ; néanmoins, la majorité des nouveautés en
d’un bossage d’alliage de brasure ;
matière de boîtiers vient des fabricants de semi-conducteurs qui
génèrent des standards de facto (boîtiers mémoire et barrettes — Pin Grid Array (PGA) pour boîtier à broches matricielles ;
mémoires, par exemple) largement adoptés ensuite par le reste de — Plastic Leaded Chip Carrier (PLCC), pour boîtier plastique à
l’industrie. sorties périphériques en forme de J ;
Un boîtier réalise plusieurs fonctions : — Plastic Quad Flat Pack (PQFP) pour boîtier plastique à sorties
— il protège le circuit intégré de l’environnement extérieur ; périphériques en forme de L ;
— il permet la manipulation et le test ; — Small Outline Package (SOP) ; il s’agit en fait d’un PQFP de
— il réalise la connexion électrique ; dimensions réduites, n’ayant de sorties que sur deux côtés ;
— il peut avoir une fonction d’évacuation de la chaleur générée — Very Small Outline Package (VSOP) pour des boîtiers encore
par le circuit intégré. plus petits (épaisseur de l’ordre du millimètre) ;

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 7

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

— Chip carriers, qui sont des boîtiers pour montage en surface


sans pattes : leurs sorties sont périphériques et consistent seule-
ment en métallisations réalisées à leur surface.
Comme on le voit, ces appellations ne renseignent pas clairement
sur la nature du boîtier considéré. De multiples critères permettent
de distinguer les différentes catégories de boîtiers ; voici les plus
discriminants, dont les multiples combinaisons couvrent la grande
variété des types disponibles :
— le matériau isolant : organique ou céramique ;
— à insérer, ou à monter en surface des cartes ;
— à sorties périphériques, ou matricielles.

4.1 Boîtiers à piquer Figure 9 – Boîtier BGA plastique

Mis à part les boîtiers à faible nombre de sorties comme les DIL
(dual-in-line), les boîtiers les plus fréquemment rencontrés sont les 4.3 Standard de facto : boîtiers CMS
Pin Grid Array (PGA) (ou boîtiers fakir) ; leurs broches présentent un matriciels
pas de sortie relativement grand (de 2,54 à 1,27 mm), tout en offrant,
en raison de leur organisation matricielle, un grand nombre de sor-
ties par unité de surface.
Comme on l’a vu, l’intégration croissante des circuits intégrés
Ce type de boîtier était, à ses débuts, construit en céramique mul- impose de recourir à des boîtiers dont le nombre de sorties aug-
ticouche cocuite, mais il en existe aussi à base de matériaux organi- mente. Vers les années 1985, les boîtiers à sorties périphériques ont
ques. ainsi vu le pas de leurs sorties diminuer jusqu’à 0,25 mm afin de ne
pas trop augmenter leur taille. Leur fabrication était de plus en plus
critique, mais aussi leur utilisation : de tels pas rendaient en effet
difficile le placement sur carte, et étaient à l’origine d’un taux crois-
4.2 Boîtiers pour montage en surface sant de défauts de joints brasés.

Des fournisseurs majeurs de composants ont alors commencé à


En 1993, le volume mondial des boîtiers pour montage en surface proposer des composants présentant des sorties matricielles de
a dépassé celui des boîtiers à piquer, du fait de la généralisation de billes de soudure (par exemple le Power PC d’IBM, l’OMPAC de
la filière CMS (composants montés en surface) dans l’industrie de Motorola). Ces boîtiers s’appellent BGA (Ball Grid Array) et se mon-
l’assemblage électronique. Cette tendance s’est largement confir- tent directement par refusion collective sur une empreinte matri-
mée depuis. cielle équivalente prévue sur le circuit imprimé.
Comme pour les boîtiers à piquer, il existe des boîtiers CMS en La figure 9 présente la face inférieure d’un boîtier BGA plas-
céramique et en plastique. tique.
L’arrangement périphérique (le long des quatre côtés du boîtier)
convient pour un nombre de sorties relativement faible (< 300) ; si Le grand avantage du passage d’une organisation périphérique à
on a besoin de davantage de sorties, il est nécessaire de réduire leur une organisation matricielle des sorties a été évoqué à propos des
pas pour maintenir la taille du boîtier à une valeur acceptable boîtiers à insérer. Il consiste en ce que, pour un boîtier à dimensions
(figure 8). et nombre de sorties constants, un pas périphérique très fin peut
devenir un pas matriciel assez large. Il en résulte que :

— au-delà de 400 sorties, un boîtier périphérique n’est pas utilisa-


ble, car trop grand ;
Taille (mm)

Pas de broches de sorties (mm)

180 — en-deçà de 100 sorties, le boîtier matriciel n’a pas d’intérêt en


0,635
termes de densité.
140
0,5
L’utilisation de boîtiers CMS à sorties matricielles a été longue à
100 0,4 se répandre. Le principal frein provenait du fait que, lors du mon-
0,3 tage sur carte, les joints brasés sont invisibles, et l’industrie de
0,25 l’assemblage électronique a dû se doter des moyens d’assurance
50 de la qualité visant à s’affranchir quasi-totalement du contrôle
visuel des joints suivi de la retouche manuelle au fer de ceux décla-
20
rés défectueux : cette opération n’est plus possible. Seul reste
0
possible le dessoudage complet du composant, suivi de son rem-
0 200 400 600 1 000
placement.
Nombre de sorties
Les boîtiers CMS matriciels étaient donc, au départ, dédiés au
Si l'on veut maintenir la taille d'un composant à 50 mm, au-delà
de 300 sorties, il est nécessaire de réduire le pas à 0,5 mm et au-dessus.
packaging des circuits intégrés complexes, mais leur excellent ren-
dement de montage sur carte, ainsi que la facilité de leur test électri-
que avant montage, a fait étendre leur application à des fonctions
Figure 8 – Taille d’un QFP (sorties périphériques) selon le pas présentant des nombres de sorties plus modestes : on trouve main-
et le nombre de sorties tenant couramment des BGA ayant moins de 200 sorties.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 8 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

4.4 Tendances niques sont actuellement développées ou mises en application. Par


exemple, on réalise des lignes conductrices par couches minces, sur
le wafer, que l’on connecte aux plots de sortie des circuits intégrés.
4.4.1 CSP (Chip Scale Packages) On peut même doter ces lignes de billes de soudure, qui permet-
tront le montage ultérieur des circuits intégrés unitaires sur des sup-
ports d’interconnexion. Le wafer est ensuite découpé pour obtenir
Les boîtiers BGA se suffisent généralement d’un pas des sorties les circuits intégrés unitaires, qui subiront éventuellement des opé-
de 1,27 mm. Cependant, l’augmentation constante des densités rations de finition.
d’assemblage a poussé à la réduction de ce pas. Pour cela, il fallait
abandonner la conception classique des boîtiers BGA, constitués
d’un petit support d’interconnexion qui présente sur sa face infé- 4.4.3 Packaging 3D
rieure la matrice de sorties à billes, et qui porte le circuit intégré sur
sa face supérieure. De nouvelles architectures ont donc vu le jour,
De même que l’on peut doter une puce nue des interconnexions
qui consistent à doter directement le circuit intégré de lignes con-
la transformant en CSP, on peut imaginer d’empiler plusieurs puces
ductrices, qui foisonneront sur sa face afin de constituer la matrice
nues, et de recouvrir la surface du parallélépipède ainsi obtenu d’un
de plots qui seront billés. On appelle CSP (pour Chip Scale Package)
réseau d’interconnexions ; ce réseau servira à relier électriquement
un boîtier dont la surface totale n’est pas supérieure à 120 % de la
les puces entre elles, et à doter l’ensemble de sorties permettant de
surface de la puce elle-même. La matrice de billes est au pas de
le traiter comme un boîtier unitaire. On parle alors d’interconnexion
0,5 mm, voire moins. Il est intéressant de constater que ce pas est
3D pour « tridimensionnelle ». Cette conception est particulièrement
encore supérieur aux pas des sorties des boîtiers à sorties périphé-
applicable à la réalisation de composants mémoire très denses.
riques les plus denses de la décennie passée (250 µm), tandis que le
boîtier lui-même a maintenant une taille comparable à celle de la
puce nue.
(0) 4.4.4 Conclusion

Le tableau 1 fournit les volumes de boîtiers fabriqués en l’an On assiste donc à une convergence de trois approches pour ren-
2000, et les tendances par type de boîtier sur la période 1995- dre un circuit intégré montable sur des supports d’interconnexion :
2002. On y constate en effet : — les procédés de montage des CMS, dont les progrès permet-
— la forte baisse du classique boîtier DIL à insérer ; tent de placer et braser des composants très petits, à pas de sorties
— au sein du montage en surface, la forte augmentation des relativement fins ;
boîtiers BGA et CSP. — les CSP, qui transforment des circuits intégrés nus en compo-
sants testables et montables, de taille voisine à celle du circuit
intégré ;
Tableau 1 – Production mondiale de boîtiers pour circuits — le WSP, qui permet de réaliser des CSP directement à partir de
intégrés en l’an 2000 [1] (d’après la revue « Advanced wafers.
Packaging », juin 2000) Cette convergence est appelée à se développer massivement.

Tendance
Million
Type de boîtier 1995-2002
d’unités
(%) 5. Procédés d’assemblage
Dual In Line plastique 900 − 26,6
Dual In Line céramique 100 − 8,9 Les procédés d’assemblage permettent de relier un ou plusieurs
Quad Flat Pack 13 000 − 3,9 composants d’un même niveau de packaging N à leur support
d’interconnexion commun ; l’ensemble constituant l’élément de
Chip carrier céramique 9 − 26 base qui sera intégré au niveau de packaging N + 1. De même que
Chip carrier plastique 490 − 15,3 les supports d’interconnexion peuvent servir à différents niveaux de
packaging (par exemple : boîtier, module, carte, fond de panier...),
Small outline package 38 300 5,9 les procédés d’assemblage ne sont en général pas spécifiquement
PGA céramique 100 − 7,9 dédiés à la réalisation d’un niveau de packaging particulier. C’est
ainsi par exemple que le procédé d’assemblage par TAB (cf. § 5.2),
PGA plastique 70 − 12,6 permet d’interconnecter, entre autres :
BGA céramique 378 21 — une puce à son boîtier ;
— une puce à la dalle de verre d’un afficheur ;
BGA plastique 4 300 23 — un boîtier à une carte ;
Puces nues 4 200 10,4 — deux modules entre eux ;
— une cartouche d’imprimante (jet d’encre) à sa commande élec-
Chip Scale Packages 2 300 79
tronique.
Autres 2 900 10,7 C’est encore le rôle du spécialiste en packaging de choisir le pro-
cédé d’assemblage le mieux adapté au besoin.

4.4.2 WSP (wafer scale packaging)


5.1 Microcâblage filaire
En droite ligne des développements des CSP, on voit apparaître
des techniques visant à traiter les circuits intégrés directement sur
wafers – et non pas les puces nues unitaires – afin d’en faire des Le microcâblage filaire (wire bonding) consiste à souder un fil
composants montables sur supports d’interconnexion. Autrement entre les deux plots des éléments à interconnecter. C’est la techni-
dit, on cherche à en faire des microboîtiers avant de les singulariser que la plus ancienne et la plus répandue pour réaliser l’assemblage
par découpe du wafer, pour des raisons d’économie. Plusieurs tech- des circuits intégrés : on estime que 90 % d’entre eux sont

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 9

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

connectés par cette technique, soit individuellement dans leur boî-


tier unitaire, soit collectivement sur un support d’interconnexion.
Les équipements modernes ont beaucoup bénéficié de l’augmenta-
tion de puissance de l’électronique qui les pilote : ils comportent des
systèmes de reconnaissance optique, et des automatismes qui leur
permettent de fonctionner plusieurs heures sans l’intervention d’un
opérateur.
Deux techniques de base sont utilisées : le ball bonding et le
wedge bonding. Ces deux techniques permettent d’atteindre des
pas de câblage de l’ordre de 50 µm.

5.1.1 Ball bonding


Figure 11 – Microcâblage ball bonding à 50 µm de pas
(K&S USA, via Caléo Electronique)
Comme décrit sur la figure 10, un fil d’or (de 18 à 35 µm de
diamètre) passe à travers un capillaire ; l’extrémité du fil est fondue
par la décharge d’un condensateur afin de former une boule ; cette
boule est soudée sur le plot de sortie du premier élément à connec-
ter (par exemple, un circuit intégré) ; le capillaire se déplace ensuite
vers le plot correspondant du deuxième élément à connecter (par
exemple, un plot dans la cavité du boîtier) sur lequel la deuxième
soudure est effectuée. Le fil est coupé par le capillaire, la boule est
alors reformée et le cycle peut recommencer pour interconnecter
deux autres plots.
Cette technique est rapide (10 fils par seconde) ; elle est particuliè-
rement utilisée pour les interconnexions qui seront enrobées dans
une résine (par exemple, les composants plastiques) car les fils d’or
supportent bien les efforts mécaniques exercées pendant l’injection
de résine.
La première technique appliquée au ball bonding a été la thermo-
compression. Ce procédé consiste à réaliser une diffusion métal-
métal sous pression à température relativement élevée (300 à
400 ˚C). Bien que le comportement plastique du fil d’or se prête faci-
lement à cette technique, des composés intermétalliques peuvent se
créer (par exemple avec l’aluminium des plots de circuits intégrés) ;
certains de ces composés sont instables et perdent leurs caractéris-
tiques mécaniques dans le temps, entraînant des problèmes de fia-
bilité (rupture de la continuité électrique).
Figure 12 – Zone câblée en wedge bonding au pas de 50 µm
(K&S USA, via Caléo Electronique)

Fil
d'or La seconde technique, qui a remplacé la thermocompression
dans la grande majorité des applications, s’appelle le câblage ther-
mosonique. Elle permet d’abaisser la température de la zone de
soudure (vers 150 ˚C) car elle applique de l’énergie ultrasonore à
l’interface ; le risque de formation de composés intermétalliques
indésirables se trouve alors très fortement minimisé. La figure 11
montre l’allure du câblage d’un circuit intégré par ball bonding.
Puce Puce

Substrat Substrat
5.1.2 Wedge bonding
a première soudure sur la puce b deuxième soudure sur la puce

Le fil, constitué le plus souvent d’aluminium comportant 1 % de


silicium, est guidé par un outil qui l’applique sur la zone à souder.
On n’applique pas de chaleur ; la combinaison de pression et de
vibrations ultrasonores permet l’abrasion du plot et du fil (rupture
des oxydes), puis la réalisation de la liaison métallurgique entre le fil
et le plot à connecter. La vitesse de câblage des équipements wedge
bonding est dans la gamme de 5 fils par seconde. La figure 12 mon-
Puce tre une vue au microscope électronique de ce mode de connexion.
Substrat Compte tenu du faible encombrement du fil dans la zone de soudure
(la partie écrasée fait moins de 1,5 fois le diamètre du fil initial), ce
c rupture du fil d formation de la boule d’or type de câblage a longtemps été celui qui permettait les plus gran-
des densités de microcâblage. Il est maintenant rattrapé par le ball
Figure 10 – Séquence d’un câblage ball bonding bonding avec fil d’or.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 10 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

5.2 TAB (transfert automatique sur bande) ILB OLB 1 OLB 2

Le TAB (transfert automatique sur bande ou Tape Automated


Bonding) est une technique d’assemblage dont le mérite principal
est de faciliter le test du composant électronique avant qu’il soit
assemblé au niveau de packaging N + 1. Cela est rendu possible par
l’utilisation d’un ruban de format cinématographique sur lequel un
réseau de conducteurs est obtenu par gravure ou croissance chimi-
que, constituant ce qui est communément appelé une « araignée »
d’interconnexions. Le ruban peut donc être considéré comme un
support d’interconnexion particulier, constitué d’un seul niveau con-
ducteur sur un isolant très stable dimensionnellement.

Dans les débuts du procédé d’assemblage de circuits intégrés par


TAB, leurs plots de sorties devaient recevoir un traitement spécifi-
que, qui consistait à déposer une barrière de diffusion métallique
(titane et tungstène), puis une épaisseur d’or d’une vingtaine de
micromètres d’épaisseur. Cette exigence imposait aux fabricants de
circuits intégrés de réaliser cette étape supplémentaire, dite de
bumping. Les progrès dans la robustesse des métallisations des
plots des circuits intégrés, ainsi que la sophistication des machines
de soudage de l’araignée, autorisent maintenant le montage direct
des araignées sur des circuits intégrés standard. On parle alors de
TAB bumpless.

Le composant (bien souvent, un circuit intégré) est assemblé au


centre de l’araignée par l’opération d’ILB (Inner Lead Bonding, voir
les zones de l’araignée sur la figure 13) ; la zone des soudures peut
éventuellement recevoir une résine de protection. Le composant est
ensuite testé dans un connecteur de test et peut être assemblé sur
un support d’interconnexion. Cette dernière opération s’appelle OLB
(Outer Lead Bonding). On peut même envisager (comme dans la
Test
figure 17), deux zones d’OLB successives : l’une pour connecter le
circuit intégré au boîtier, l’autre pour connecter l’ensemble à une La zone OLB 1 correspond au montage sur un substrat, la zone OLB 2
carte. au montage sur un circuit imprimé.
Figure 13 – Araignée TAB au format 70 mm avec une puce de 12 mm
Tant que le composant est de petite taille (environ 10 mm), on et 316 sorties au pas de 125 µm
peut envisager de réaliser collectivement, en une seule étape, toutes
les connexions ILB, puis, en une autre étape, toutes les connexions
OLB. Les contraintes sévères de planéité requises par de telles sou-
dures collectives sont d’autant plus difficiles à respecter que le com- 5.3 Puces nues montées retournées
posant est grand. La raison vient du mécanisme de soudure : (Flip Chip)
lorsque l’on apporte un outil de soudure (thermode) en contact avec
l’ensemble des pattes de l’araignée déjà positionnées sur les plots
du composant, les conditions locales de pression et de température Cette technologie a été introduite par IBM sous l’appellation de
ne sont pas identiques ; l’homogénéité plot à plot dépendra forte- « C4 » (Controlled Collapse Chip Connection). Elle résulte d’un
ment du parallélisme de l’outil de soudure par rapport au compo- choix de construction packaging qui veut atteindre une performance
sant, et des irrégularités d’épaisseurs (l’épaisseur des plots peut électrique maximale, accompagnée d’un encombrement réduit. Elle
être contrôlée à ± 2 µm, celle du cuivre de l’araignée peut varier de concerne au premier chef la connexion de puces nues sur un sup-
5 %). Cela peut entraîner des conditions où, dans le même compo- port d’interconnexion (carte ou boîtier).
sant, des plots ne sont pas soudés alors que d’autres (les plus hauts)
De même que pour les TAB à ses débuts, le principe est de doter
sont déformés jusqu’à entraîner une rupture du plot sous-jacent. les plots du circuit intégré de bossages. Cela fait, la puce est
retournée ; le circuit intégré est prépositionné sur le support d’inter-
Dans de tels cas, on préfère réaliser des soudures ILB et OLB plot connexion par rapport à l’empreinte des plots à connecter. La liaison
par plot, ce qui fait ressembler l’opération à un microcâblage filaire. proprement dite est réalisée par refusion ou collage, selon la nature
On peut ainsi mieux contrôler les conditions locales de pression et des bossages. La figure 14 schématise ces opérations.
de température nécessaires à la formation d’une connexion correcte.
À l’origine (années 1960), les bossages étaient réalisés par évapo-
Les équipements qui permettent ce soudage plot par plot sont en ration, sur les plots, d’une sous-couche chrome-cuivre, puis
général des machines de microcâblage modifiées pour le TAB d’alliage de brasure plomb-étain à 95 % de plomb. Du fait de son
(Kulicke and Soffa®, Hughes® par exemple). L’ordre de grandeur de coût élevé, cette technique était principalement appliquée à des
la vitesse de soudage du procédé plot à plot est comparable à celle microprocesseurs à haute performance.
du microcâblage filaire. Actuellement, on réalise souvent les bossages par croissance
électrolytique d’or (figure 15) ou d’alliage d’étain-plomb, toujours
Le procédé d’assemblage TAB n’a pas eu le succès que l’on a pu sur une sous-couche protégeant chaque plot du circuit intégré. Dans
lui promettre. Une des raisons est que les coûts de conception et de le cas de l’or, la connexion au support d’interconnexion est réalisée
fabrication de l’araignée ne peuvent être amortis que dans le cas de par collage ; dans le cas d’alliage d’étain-plomb, elle est réalisée par
très grandes séries. refusion.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 11

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

Figure 14 – Principe du procédé d’assemblage par flip-chip Figure 17 – Coupe d’un bossage du type de la figure 16 (Fraunhofer
IZM Berlin, Mr Andreas Ostmann)

donnée, que les sorties périphériques traditionnelles : une puce de


10 mm peut ainsi avoir 1 500 plots de sorties arrangés de façon
matricielle, contre 400 en sorties périphériques à 100 µm de pas.
Néanmoins, la technique flip-chip peut devenir critique lorsque
le coefficient de dilatation thermique du support d’interconnexion
est très différent de celui du silicium, ou dans le cas de dissipation
thermique importante du circuit intégré : suivant le phénomène du
bilame, des contraintes mécaniques importantes peuvent être géné-
rées dans les bossages ou dans les plots, pouvant entraîner des pro-
blèmes de fiabilité. L’injection d’une résine entre la puce et le
substrat (opération qu’on appelle underfilling) permet de répon-
dre à ce problème.
Le procédé d’assemblage par flip-chip est appliqué dans de
nombreux domaines, tels que cartes à puces, microprocesseurs ou
allumages d’automobiles.
Figure 15 – Bossages d’or électrodéposé, 24 µm de hauteur
(Fraunhofer IZM Berlin, Mr Andreas Ostmann)
Les équipements de montage de flip-chips sur supports d’inter-
connexion dépendent fortement de la densité des bossages. Pour
les plus denses, il s’agit de machines très précises (positionnement
à quelques micromètres près dans toutes les directions) qui prélè-
vent le flip-chip, le placent au regard de son empreinte ; en même
temps qu’elles lui transfèrent de la chaleur, elles assurent une des-
cente verticale maîtrisée à quelques micromètres près, afin que le
joint brasé formé par le bossage ait des caractéristiques géomé-
triques très précises, dans le but d’assurer un bon rendement de
montage et une fiabilité acceptable.
On notera enfin que les flip-chips les moins denses ressemblent
fortement au principe du CSP ou du BGA : l’idée de base est la
même (matrice de billes), et l’on pourrait les assimiler au sein d’un
même procédé, dit d’assemblage à billes matricielles. Pour ces flip-
chips les moins denses, les équipements et procédés de montage
de composants CMS sur substrats peuvent être utilisés.
L’assemblage par flip-chip concerne quelques pourcents des cir-
cuits intégrés mondiaux. La réalisation de bossages par sérigraphie
Figure 16 – Bossages d’alliage étain-plomb au pas de 500 µm, est la plus répandue.
réalisés par sérigraphie sur une sous-couche de nickel electroless
(Fraunhofer IZM Berlin, Mr Andreas Ostmann)

5.4 Brasage tendre


La méthode la plus économique de réalisation des bossages est le
dépôt electroless (c’est-à-dire purement chimique) de nickel sur-
monté d’une mince couche d’or. Il est en effet possible de traiter plu-
5.4.1 Principe
sieurs wafers – donc plusieurs centaines de puces – en un seul lot.
Le brasage tendre est un procédé d’assemblage massivement uti-
Une autre méthode consiste à déposer de l’alliage d’étain-plomb lisé dans l’assemblage d’ensembles électroniques. Il concerne plus
par sérigraphie, là encore sur le plot protégé par une sous-couche de 95 % d’entre eux. C’est aussi le plus ancien, puisque tous les
(figures 16 et 17). assemblages manuels, au fer, sont de ce type.
L’intérêt principal du procédé d’assemblage par flip-chip est qu’il Le terme de « brasage » dénote précisément le fait qu’un maté-
permet un plus grand nombre de connexions, pour une puce de taille riau d’apport (la brasure) est utilisé pour connecter électriquement

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 12 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

et mécaniquement les éléments à assembler, réalisant ainsi un Apport de flux : la brasure seule ne peut assurer une liaison méta-
« joint brasé ». Au contraire, une soudure consiste à lier directement llurgique entre les parties à assembler. Il faut que celles-ci subissent
les éléments à assembler, comme on le fait pour l’ILB du TAB bum- une légère attaque chimique peu avant l’opération de brasage ; cette
pless ou pour le microcâblage. Le brasage est dit « tendre » quand opération chimique consiste à attaquer les oxydes présents sur les
la température de fusion de la brasure est basse (disons inférieure à surfaces à assembler. Dans la pratique, les composés chimiques
400 ˚C), ce qui est presque toujours le cas dans l’assemblage en jouant ce rôle sont intégrés dans un liquide assez visqueux qu’on
électronique. C’est en effet au moment de la fusion de la brasure appelle le « flux ». Il peut être intégré dans l’âme du fil de brasure,
que la liaison métallurgique aura lieu entre les pièces à assembler. ou bien déposé sur les surfaces à assembler, par exemple par
trempé ou par spray. Le flux joue deux autres rôles essentiels : en
En tant que procédé d’assemblage, le brasage tendre peut être
mouillant les surfaces à assembler, il facilite la formation de la
appliqué à une multitude de cas, dont le plus courant est l’assem-
liaison métallurgique par la brasure, en abaissant les énergies de
blage de boîtiers sur des cartes (c’est le 2e niveau du packaging).
surface. Enfin, il protège les éléments à assembler de l’oxydation
que l’air pourrait générer au moment du chauffage (refusion).
5.4.2 Matériaux Placement : selon la filière d’assemblage, le placement des pièces
à assembler (par exemple les sorties d’un composant sur les plots
d’une carte) peut être fait avant ou après l’apport de matériau de
L’alliage de brasure le plus couramment employé est l’étain-
brasure).
plomb 63 %-37 %. Ces pourcentages précis ne sont en rien un
hasard : ce sont ceux du mélange dit « eutectique », qui présente la Refusion : il s’agit toujours de porter l’alliage de brasure au-delà
particularité d’avoir la température de fusion la plus basse (176 ˚C) de sa température de fusion ; il réalisera alors une liaison métallur-
parmi toutes les proportions d’étain-plomb possibles. Cela est dû au gique entre les pièces à assembler. Le procédé de refusion le plus
souhait, lors de la réalisation de l’assemblage, de soumettre les cir- industriel est le four à passage (qui peut être chargé et déchargé en
cuits intégrés – ou certains composants sensibles – à la température continu), mais il en existe une multitude d’autres : fer à souder, pla-
la plus basse possible. que chauffante, air chaud, lampe infrarouge, phase vapeur, laser,
L’industrie de l’assemblage électronique utilise, dans une moin- thermode (par exemple pour braser les OLB d’un assemblage de
dre mesure, de nombreux autres alliages et variantes. Citons par type TAB), ...
exemple :
— étain-plomb eutectique avec 2 % d’argent. Il est plus résistant
mécaniquement, et est réputé réduire la dissolution des terminai-
sons argentées de certains composants dans l’alliage au moment de
5.5 Collage
sa fusion ;
— étain-plomb 10 %-90 % environ (ou l’inverse : 90 %-10 % envi-
ron). Leur température de fusion est d’environ 300 ˚C (la valeur pré- En complément des procédés d’assemblage relativement classi-
cise dépend bien sûr des proportions exactes). Ils peuvent donc être ques décrits dans ce paragraphe 5, l’assemblage par collage (y com-
utilisés pour braser des éléments qui auront à subir plus tard une pris les connexions électriques) est d’apparition plus récente, pour
opération de brasage eutectique : les joints réalisés à 300 ˚C échap- répondre à des besoins particuliers. Il s’applique par exemple à la
peront ainsi à la fusion de leur brasure. Par ailleurs, ces proportions construction des ordinateurs portables, à l’affichage (écrans matri-
fournissent un alliage beaucoup moins rigide que la proportion ciels qui font appel à des circuits intégrés de plus en plus comple-
eutectique ; les joints brasés pourront ainsi subir des contraintes xes), aux objets bas coût très grand public (montres, jouets...).
plus élevées sans se rompre, ce qui a son intérêt quand on assemble
L’assemblage en électronique utilise trois familles principales
des éléments présentant des coefficients de dilatation dissembla-
d’adhésifs, dénotées couramment par leur acronyme anglo-saxon :
bles (par exemple, un circuit intégré directement monté sur un subs-
trat en céramique) ; ICA (Isotropically Conductive Adhesives) : ils sont employés
— or-étain 80 %-20 %, pour braser des capots métalliques sur des depuis longtemps pour coller un circuit intégré dans son boîtier tout
boîtiers céramique ou métalliques ; en le polarisant, ou pour assembler des composants passifs sur des
— étain-indium, quand on souhaite disposer d’alliages ayant des substrats. Ils comportent des copeaux métalliques (typiquement
températures de fusion encore plus basses que l’eutectique étain- 50 µm). Après polymérisation, le joint adhésif est conducteur électri-
plomb. que dans toutes les directions. On peut donc déposer un tel adhésif
sur les plots d’un support d’interconnexion (par seringue ou
Des restrictions, d’origine écologique, à l’usage du plomb vont sérigraphie), placer le composant en évitant que les différents
aboutir sous peu à une réglementation visant à en interdire l’usage. dépôts se mettent en court-circuit, puis polymériser. Cependant, il
Cela a conduit à rechercher des alliages alternatifs qui puissent offrir n’est pas aisé de réaliser des connexions électriques à des pas infé-
les excellentes propriétés de l’eutectique étain-plomb (disponibilité, rieurs à 1 mm.
basse température de fusion, capacité à s’allier aux multiples
métaux constituant les terminaisons des composants électroni-
ques...). Les candidats les plus prometteurs actuellement sont com-
posés d’étain (très majoritaire), argent (de 2 à 4 %), cuivre (environ
1 %). Certains sont déjà appliqués industriellement. Leur tempéra-
ture de fusion est supérieure d’environ 40 ˚C à celle de l’alliage
étain-plomb eutectique, et aucun de ces alliages de remplacement
n’est aussi optimal que lui.

5.4.3 Mise en œuvre

Apport de brasure : par fil (pour le brasage manuel), par machine


à vague (pour le brasage des composants traversant), par
sérigraphie ou seringue (pour le brasage des composants montés
en surface), par préformes. Figure 18 – Principe des adhésifs conducteurs anisotropes

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 13

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

ACA (Anisotropically Conductive Adhesives) : l’idée est de dispo- Il existe de très nombreux connecteurs servant à assembler des
ser d’une conduction électrique dans une seule direction au sein du composants sur des supports d’interconnexion. Ils ont l’avantage de
joint d’adhésif. Dans ce but, des billes métalliques sont dispersées rendre le remplacement du composant très aisé, que ce soit parce
dans le polymère adhésif, à un taux tel qu’elles n’offrent pas de che- qu’il est défectueux, ou pour le remplacer par une version plus
min conducteur continu. Après placement du composant, la con- moderne (c’est souvent le cas des microprocesseurs). Ces connec-
nexion électrique est réalisée par l’intermédiaire des seules billes teurs de composants sont constitués alors d’une seule partie (celle
qui touchent les deux parties à connecter, comme l’illustre la qui porte les tulipes), qui sera montée sur carte. Le composant lui-
figure 18. L’avantage réside dans la possibilité de déposer l’adhésif même est de type PGA, il dispose donc (par construction) des bro-
globalement, sans se soucier du pas des conducteurs à ches qui seront insérées dans ces tulipes. Pour autant, il existe aussi
interconnecter : le pas minimal réalisable ne dépend que du des connecteurs pour composants CMS à sorties périphériques.
diamètre des billes, mais il est impératif que la planéité des objets à
assembler soit suffisamment bonne. Citons enfin les interposeurs, qui sont des connecteurs fonction-
nant par pressage : les contacts du connecteur (lyres, billes, res-
NCA (Non Conductive Adhesives) : le polymère adhésif ne con- sorts...) seront pressés mécaniquement entre les deux pièces à
tient pas de charge conductrice. Il sert seulement à maintenir les piè- assembler, réalisant ainsi la liaison électrique de leur plots en vis-à-
ces à assembler pressées l’une contre l’autre. Si les plots de ces vis (par exemple, entre un boîtier LGA et une carte).
pièces ont été dotés de bossages ou de surfaces pointues, ce sont
ces plots ou ces pointes qui assurent la connexion électrique.
Les matériaux adhésifs utilisés sont de diverses natures : il peut
s’agir entre autres d’époxydes ou de silicones (pour lesquels le 5.7 Rendements d’assemblage
terme de polycondensation est plus approprié que celui de polymé-
risation). Parmi les époxydes, on distingue les thermoplastiques
(qui durcissent de façon réversible, c’est-à-dire qui ramolliront si on Le rendement d’un procédé d’assemblage est une notion fonda-
les réchauffe) des thermodurs (qui ne peuvent plus être ramollis une mentale qui influe d’une manière directe sur les coûts de fabrication
fois polymérisés). Notons aussi que beaucoup d’adhésifs sont mis et d’une manière différée sur la qualité des produits.
en œuvre sous forme de préformes (feuillet prédécoupé selon la
géométrie des pièces à assembler). Il existe aussi des adhésifs com- Pour illustrer cette notion, imaginons qu’un procédé d’assemblage,
portant des grains de matériaux céramiques, qui sont isolants élec- par exemple le microcâblage, offre un rendement élémentaire de 0,99 ;
triquement mais conduisent relativement bien la chaleur. autrement dit, 99 % des liaisons par fil seront correctement réalisées.
Les assemblages électroniques réalisés par collage sont en géné- Supposons maintenant que l’on ait à réaliser une opération de microcâ-
ral très difficiles à réopérer ; ils sont surtout réservés aux assembla- blage sur une série de composants présentant chacun 500 entrées/
ges qui seront jetés plutôt que réparés s’ils se révèlent défectueux. sorties. Le rendement de câblage de cette série de composants sera
alors de 0,99500 (terme de la distribution binomiale correspondant à 0
Enfin, la fiabilité d’une connexion par collage est rarement à la défaut), ce qui ne vaut hélas que 0,006 6. Autrement dit, un tel procédé
hauteur de la fiabilité de la même connexion réalisée par soudage d’interconnexion (qui ne « rate » qu’un fil sur 100) est totalement ina-
ou brasage. Cela est particulièrement vrai dans les cas où les assem- dapté au traitement de tels composants à 500 entrées/sorties :
blages sont susceptibles de subir des chocs et des secousses. 99,3 % d’entre eux serait défectueux ! Le raisonnement inverse peut
bien sûr être fait : si l’on veut que ces composants soient réalisés avec
un rendement de 95 %, il faut que le procédé de câblage offre un ren-
dement unitaire (par fil câblé) de 99,99 %. Un tel rendement est effec-
5.6 Connecteurs tivement largement atteint par les procédés d’assemblage modernes.

Cette exigence de rendement unitaire s’applique à tous les niveaux


Le procédé d’assemblage par connecteurs est souvent passé sous
du packaging : dès qu’une opération devra être répétée de nombreu-
silence, tant il est devenu courant, ne serait-ce que dans l’environne-
ses fois sur une même pièce, son rendement unitaire aura un impact
ment domestique. C’est pourtant un des éléments essentiels du pac-
important sur le taux de rejet, et donc sur le coût des pièces. Dans les
kaging 2e et 3e niveau : rares sont les assemblages électroniques
cas où les rendements unitaires sont insuffisants, il faut :
qui n’en comportent pas.
Il faut bien avouer que les connecteurs sont les parents pauvres — soit se limiter à des densités d’intégration plus modestes ;
de la densification des équipements électroniques. Une raison prin- — soit mettre en place des procédures de réparation, dans les cas
cipale est que les connecteurs doivent offrir un procédé d’assem- où les rendements d’assemblage ne sont pas très inférieurs à ceux
blage facilement démontable, souvent sans outillage ni équipement que l’on veut obtenir.
particulier. Pour atteindre ce but tout en assurant une bonne fiabilité
de la connexion électrique, leur conception doit être mécanique- L’état de l’art des procédés d’assemblage est actuellement compa-
ment robuste, ce qui limite d’autant les possibilités de réduction des tible avec des composants atteignant 1 000 sorties, et des cartes
pas de leurs sorties. En général, un connecteur est constitué de deux comportant 5 000 joints brasés. Cela signifie qu’ils ne « ratent » que
parties, dont l’une porte des broches, et l’autre porte des « tulipes » quelques connexions par million.
d’accueil de ces broches. L’insertion est bien sûr collective, à raison
d’environ 70 grammes d’effort par couple broche/tulipe, ce qui peut
conduire à des forces d’insertion non négligeables pour des connec-
teurs à grand nombre de sorties. À la place des tulipes, il peut exis-
ter des dispositifs collectifs d’ouverture et de fermeture de ces
6. Exemples de filières
tulipes. On parle alors de connecteurs ZIF (Zero Insertion Force). d’assemblage
Chacune des deux parties du connecteur doit être bien sûr assem-
blée sur l’objet à connecter. Quand cet objet est un circuit imprimé
classique, l’assemblage peut être réalisé : Comme déjà indiqué, il existe quelques techniques génériques de
— dans des trous métallisés : soit par brasage, soit par insertion packaging ayant un intérêt étendu, qui sont massivement exploitées
en force (press-fit) ; à l’échelle industrielle. De telles techniques sont appelées
— par brasage en surface (CMS) : bien souvent, le connecteur « filières ». Cet article présente succinctement deux filières
CMS est d’un montage délicat, et peut nécessiter des procédés et majeures : la « filière CMS » (composants montés en surface), et la
des moyens dédiés. filière « MCM » (MultiChip Modules).

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 14 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

6.1 CMS (composants montés en surface) • agent de texture, elle rend l’ensemble aisément sérigraphiable
(viscosité),
• agent chimique, elle contient le flux de brasure, dont les
Cette filière prend son origine dans les limitations auxquelles le trois rôles essentiels pendant l’opération de brasage ont été
brasage des composants à piquer faisait face. Ce procédé d’assem- cités § 5.4.3. Précisons que dans le cas de la pâte à braser, le
blage (cf. § 5.4) consistait à insérer les broches des composants DIL flux attaque aussi les oxydes présents sur chaque bille, permet-
dans des trous métallisés des circuits imprimés, puis de faire passer tant ainsi leur coalescence.
l’ensemble sur le sommet d’une vague d’alliage de brasure liquide Placement des composants sur une face de la carte, leurs pattes
qui réalise, sur l’ensemble de la carte, la liaison de chaque broche et posées sur la brasure des plages d’accueil. Les machines de place-
du trou métallisé correspondant. ment industrielles permettent des cadences de plusieurs milliers de
L’inconvénient majeur de la technique à piquer est que le diamètre composants par heure.
des trous réalisés dans la carte de circuit imprimé doit être suffisam- Refusion de la brasure. En règle générale, c’est l’ensemble de la
ment grand (0,8 à 1 mm) pour permettre l’insertion de la broche du carte et de ses composants qui subit la chaleur de refusion. Plu-
composant, et qu’ils sont au pas de sortie de 2,54 mm. Ces trous, sieurs procédés sont disponibles, tels que :
qui traversent la carte de part en part, limitent le passage de pistes ; — la refusion au four à passage : les cartes, sur tapis roulant, tra-
cela a pour effet de réduire la densité d’intégration de fonctions versent un four tunnel qui leur applique un profil de température
dans une même carte. permettant la refusion de la soudure ;
La filière CMS a fait le choix de composants dotés non pas de bro- — la refusion en phase vapeur : les cartes passent dans une
ches traversant les cartes, mais de pattes horizontales, qui seront enceinte saturée en vapeur d’un liquide inerte dont la température
posées sur les plots correspondants du support d’interconnexion d’ébullition est voisine de 220 ˚C. La condensation de cette vapeur
(d’où ce nom de « composants montés en surface »). Ce choix de sur les cartes à assembler apporte l’énergie nécessaire à la refusion
composants a offert plusieurs avantages : de la brasure.
— le diamètre des trous verticaux dans le support d’intercon- Nettoyage, afin d’éliminer les résidus du flux, corrosifs par nature,
nexion peut être considérablement réduit (jusqu’à 0,3 mm et qui peuvent gêner les étapes de test électrique sous pointes.
typiquement) ; on peut donc faire passer beaucoup plus de lignes Il y a une quinzaine d’années, les solvants utilisés pour le net-
conductrices dans les couches du support d’interconnexion ; toyage des ensembles électroniques ont été soupçonnées de parti-
— les composants peuvent avoir des pas de sortie réduits (envi- ciper à la dégradation de la couche d’ozone de la haute atmosphère.
ron 0,5 mm) ; ils peuvent donc être plus petits et on peut donc en Le protocole de Montréal a imposé l’arrêt progressif de l’usage de
placer davantage sur une même surface du support ces solvants. L’industrie de l’assemblage des ensembles électroni-
d’interconnexion ; ques a fait face à cette exigence par plusieurs voies :
— on peut monter des composants sur les deux faces d’un sup- — diminution de l’agressivité chimique des flux, et diminution du
port d’interconnexion ; taux de leurs résidus. Associés à l’emploi de gaz inerte (azote) dans
— on peut utiliser des supports d’interconnexion qui étaient les fours de brasage, les flux actuellement utilisés sont si peu agres-
auparavant inapplicables, du fait qu’ils n’offraient pas la possibilité sifs que la majorité des assemblages électroniques peuvent se pas-
de trous métallisés (par exemple, les supports d’interconnexion ser de nettoyage ;
céramiques). — développement de flux hydrosolubles, permettant de nettoyer
les assemblages à l’eau ;
— développement de nouveaux solvants de nettoyage n’ayant
Nous pouvons ainsi caractériser cette filière d’assemblage : pas d’incidence sur la couche d’ozone.
— les composants sont en général monopuce ; ils ont des pat-
tes périphériques ou des bossages matriciels (BGA, Flip-chip, Montage manuel de composants exotiques, difficiles à placer sur
CSP...) ; les cartes avec des machines automatiques, ou bien ne supportant
— les supports d’interconnexions peuvent être de tous types ; pas la température de refusion. C’est le cas par exemple de certains
le plus fréquent restant le circuit imprimé classique ; connecteurs, d’afficheurs, de très gros composants tels que les ali-
— le procédé d’assemblage 2e niveau est le brasage tendre. mentations.
Test électrique.
La filière CMS étant la plus massivement utilisée (mondialement) Réparations.
pour l’assemblage d’ensembles électroniques, l’enchaînement des Conditionnement.
opérations d’assemblage est détaillé ci-après.
Précisons que les opérations décrites ci-dessus ne sont que des
Approvisionnement des cartes et des composants. opérations de base. Il peut être nécessaire par exemple qu’une carte
Étuvage des cartes et composants organiques, afin de leur faire per- les subisse deux fois, quand elle doit être équipée de composants
dre la majeure partie de l’humidité qu’ils ont pu absorber (cette humi- sur ses deux faces. Par ailleurs, il reste fréquent que des cartes
dité peut être à l’origine de graves défauts d’assemblage, dus à sa comportent des composants CMS et des composants traversant. La
vaporisation intempestive au moment de la refusion de la brasure). carte devra alors subir en plus une opération de brasage à la vague.
Dépôt de pâte à braser sur les plots de la carte Actuellement, plus de la moitié des assemblages électroniques
mondiaux font appel à la filière CMS, avec une part en forte crois-
Le procédé de dépôt est généralement la sérigraphie ; il ressem- sance de BGA, CSP et flip-chips.
ble étroitement au procédé de sérigraphie appliqué à la réalisation
de supports d’interconnexions céramiques (cf. § 3.3). Le matériau
est bien sûr différent : il s’agit ici de déposer de l’alliage de brasure,
très généralement de l’étain-plomb aux proportions eutectiques. 6.2 MCM (Multi Chip Modules)
Dans la pratique, le matériau déposé est constitué de plusieurs
composants :
— l’alliage eutectique lui-même, sous forme de billes dont le dia- 6.2.1 Origine et principes
mètre est de l’ordre de 30 µm ;
— une partie organique, dans laquelle les billes sont dispersées. Les performances d’un assemblage électronique sont parfois
Cette partie organique, qui représente à peu près le même volume limitées par les constructions conventionnelles réalisées en mon-
que les billes elles-mêmes, a d’autres fonctions : tant des boîtiers sur des cartes. En effet, le volume résultant peut

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 15

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

être estimé trop important pour des applications militaires ou


spatiales ; ce volume peut aussi être à l’origine de liaisons électri-
ques trop longues, pénalisant la performance électrique de l’ensem-
ble concerné. Enfin, le poids peut être un facteur déterminant pour
les équipements embarqués. Ces différentes motivations sont à
l’origine de la filière d’assemblage MCM.
La caractéristique principale de cette filière d’assemblage est de
supprimer le boîtier unitaire : plusieurs puces nues seront directe-
ment connectées à un support d’interconnexion commun. Autre-
ment dit, le packaging de 2e niveau est supprimé.
Différents types de supports d’interconnexion peuvent être utili-
sés pour la réalisation de ces substrats selon le type d’application :
céramique, organique, métallique, silicium. Il va de soi que les sup-
ports d’interconnexion les plus denses sont souvent nécessaires,
compte tenu du grand nombre de circuits intégrés qui peuvent être
placés par unité de surface de tels assemblages.
Tous les procédés d’assemblage des circuits intégrés sont possi-
bles (microcâblage, flip-chip, microboîtiers de type CSP ou WSP,
TAB...) ; le terme de « circuit hybride », ancien maintenant, caracté-
rise précisément un mélange de ces procédés d’assemblage sur un
même support d’interconnexion.
Après avoir assemblé les circuits intégrés sur le support
d’interconnexion commun, il est quasiment indispensable de tes-
ter la fonction ainsi réalisée. En effet, on est confronté là au pro-
blème du rendement d’assemblage, tels que précédemment Substrat COB sur circuit imprimé haute densité (le circuit de 62 x 62 mm
évoqué (§ 5.7) : un module multichip peut comporter plusieurs est 6 fois plus petit que son équivalent en CMS) ; les puces sont
milliers de connexions, et des rendements de fabrication accepta- interconnectées par microcâblage.
bles ne peuvent en général être obtenus que par la mise en place
de moyens de retouche des connexions défectueuses. Après
Figure 19 – Module processeur d’usage général à base de 68020 (GEC
quoi, l’ensemble est généralement protégé par un capot collectif,
Marconi Research Centre)
collé ou brasé à la périphérie du support d’interconnexion.
Les modules multichips font appel à des technologies d’assem-
blage coûteuses qui restreignent leur champ d’application à des La filière COB se substitue progressivement à la filière MCM prin-
domaines spécifiques : cipalement grâce aux progrès des procédés d’assemblage, et aux
— les gros systèmes informatiques (cartes unités centrales) où la progrès des matériaux, tout particulièrement les résines de protec-
recherche de la performance prime les aspects économiques ; tion, dont la fiabilité a considérablement augmenté à la fin du siècle
— les applications de télécommunications où le traitement de dernier.
certains signaux à très haute fréquence ne peut se faire que sur ce
type de circuits (matrices de commutation par exemple) ; La filière COB est appelée à une forte croissance, du fait de l’évolu-
— les systèmes embarqués (surtout spatiaux) où il est nécessaire tion de certains marchés grand public : la télévision haute définition,
de réduire le poids et le volume des composants électroniques. la nomadisation de l’informatique et des télécommunications.

À ce titre, ils ne représentent qu’une part très minime de l’ensem-


ble des assemblages électroniques.
6.3 Convergence des filières
6.2.2 Filière COB (Chip on Board) d’assemblage

Le coût élevé des substrats multichips a été un frein à une diffu- Il est parfois hasardeux de distinguer entre les filières CMS, MCM,
sion grand public ; c’est pour cette raison que des constructions plus et COB. En effet, plusieurs facteurs président à une convergence de
simples et à plus faible coût ont fait leur apparition sur le marché : il ces trois filières :
s’agit de la filière d’assemblage COB (Chip On Board).
— l’augmentation de densité des circuits imprimés ;
Dans cette filière, on conserve l’idée d’assembler directement les
circuits intégrés sur un support d’interconnexion commun, mais — la densification des composants, dont les dimensions se rap-
avec certaines limitations : prochent des circuits intégrés nus qu’ils comportent ;
— le COB s’applique à des circuits intégrés moins avancés, ayant — l’amélioration constante de la fiabilité des CMS et du COB ;
moins d’entrées / sorties ; — l’amélioration des procédés et moyens d’assemblage indus-
— on en assemble un moins grand nombre sur un même support triel des composants sur les supports d’interconnexion. Ces procé-
d’interconnexion ; dés et moyens peuvent en effet maintenant assembler
— le support d’interconnexion est de type circuit imprimé, dans automatiquement des composants dont la densité de sorties est
la mesure où il offre une densité d’interconnexion suffisante ; quasiment celle des circuits intégrés nus.
— la protection n’est plus réalisée par un capot commun, mais
On retourne ainsi, curieusement, au concept de technologie
par recouvrement de chaque circuit intégré par une résine organi-
d’assemblage hybride : le spécialiste en packaging électronique
que de protection, polymérisée après dépôt ;
peut mixer les filières, les supports d’interconnexion, les procédés
— la fiabilité requise est moins élevée. d’interconnexion, dans le but d’atteindre une optimisation jamais
La figure 19 montre un exemple d’assemblage COB, réalisé par égalée entre les contraintes auxquelles il doit répondre : la perfor-
microcâblage, brasage tendre et TAB, sur un circuit imprimé. mance, le coût.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 16 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

7. Performances électriques f (Hz)


w (m)
fréquence,
largeur de la ligne,
des assemblages Z0 (Ω) impédance caractéristique.
• αd (pertes diélectriques) varie aussi en fonction de la fréquence
et est donné par :
Les signaux électriques se propagent d’un circuit intégré à un
autre en transitant à travers les différents niveaux de packaging. La α d = ( 1 ⁄ c 0 )πf tan δ ε r1 / 2
conception d’un boîtier, d’un module ou d’une carte ne s’arrête pas
au tracé des liaisons : le dimensionnement des interconnexions doit avec αd (dB/m),
aussi prendre en compte le comportement électrique de ces
liaisons. Des logiciels de modélisation spécifiques permettent de c0 (m/s) vitesse de la lumière dans le vide,
déterminer les caractéristiques électriques des lignes ; ils sont de f (Hz) fréquence,
plus en plus intégrés aux logiciels de traçage (et d’implantation des tanδ tangente de l’angle de pertes,
composants) des assemblages électroniques.
εr permittivité électrique relative.
En courant continu, la résistance linéique est donnée par :
7.1 Transmission du signal RDC = ρL /S
avec ρ (Ω ⋅ m) résistivité,
7.1.1 Vitesse de propagation d’un signal électrique S (m2) section du conducteur,
dans un milieu donné L (m) longueur du conducteur.
En haute fréquence, cette résistance est en général approximée
Elle dépend de la permittivité de ce milieu selon la formule : par :

V p = C 0 ε eff
–1 / 2 RHF = ρ/(a ⋅ w)
avec ρ (Ω ⋅ m) résistivité,
avec Vp vitesse de propagation dans le milieu concerné,
a (m) épaisseur de peau,
C0 vitesse de propagation dans le vide,
w (m) largeur de ligne.
εeff permittivité effective du matériau concerné (dans
le cas où des matériaux différents environnent la L’épaisseur de peau est donnée par :
ligne considérée, la permittivité électrique
a = [ρ/(πµ0f)]1/2
effective dépend des permittivités relatives et
des épaisseurs de ces matériaux). avec ρ (Ω ⋅ m) résistivité,
Pour des liaisons dont la longueur est critique, il peut être avanta- µ0 (H/m) perméabilité du vide (4π ⋅ 10−7 H/m),
geux d’utiliser des matériaux à plus faible permittivité relative afin
de réduire les bruits liés au couplage entre les lignes adjacentes et f (Hz) fréquence, en Hertz.
de réduire le temps de propagation (les perturbations deviennent Le tableau 2 donne les caractéristiques de quelques matériaux
négligeables lorsque le temps de propagation le long d’une ligne est d’usage courant en packaging.
(0)

inférieur au temps de montée du signal).

Tableau 2 – Caractéristiques de quelques matériaux


7.1.2 Pertes sur les lignes
Tangente de Permittivité
Matériau
Les circuits haute fréquence nécessitent souvent des lignes à l’angle de pertes relative
impédance contrôlée et de faibles atténuations. Les pertes sur les Silicium 0,3 à 3 11,8
lignes sont :
Alumine (Al2O3) à 96 % 0,001 9,4
Vout = exp(− αL)Vin
FR4 0,03 4,7
avec α facteur d’atténuation par unité de longueur, Verre (quartz) 0,000 06 3,8
Vout tension à la sortie de la ligne,
Polyimide 0,01 3,5
Vin tension à l’entrée de la ligne,
Téflon 0,000 15 2,2
L longueur de la ligne.
Le terme α est constitué en général des pertes résistives αr et des
pertes diélectriques αd :
7.1.3 Autres caractéristiques électriques
α = αr + αd
Sans entrer dans le détail de la conception électrique d’un ensem-
• αr (pertes résistives) dépend de la nature des matériaux, des ble électronique, rappelons quelques éléments qui interviennent
dimensions géométriques du conducteur et de la structure des dans la performance électrique finale. L’impédance caractéristique
lignes de transmission : d’une ligne est Z 0 = L ⁄ C , où L et C sont respectivement l’induc-
tance et la capacité de cette ligne par unité de longueur. L’impédance
αr = 8,66(πρµ0f)1/2(wZ0)−1
intervient pour déterminer le comportement d’un signal transitant
avec αr (dB/m), entre un émetteur et un récepteur par tous les niveaux de packaging
concernés. Des discontinuités d’impédance peuvent être admissi-
ρ (Ω ⋅ m) résistivité, bles si la longueur de la ligne est inférieure à la demi-longueur
µ0 (H/m) perméabilité du vide (4π ⋅ 10−7 H/m), d’onde du signal concerné ; dans le cas de lignes longues, des

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 17

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

adaptations peuvent être nécessaires en extrémité de ligne, afin de composant : le taux de défaillance double pour toute augmentation de
réduire les perturbations générées par les réflexions du signal. La température de 10 ˚C.
capacité de la ligne tend à amortir le front de commutation (cons-
Les ingénieurs thermiciens ont donc pour mission de prendre en
tante RC) et à limiter la vitesse de transmission ; l’inductance de la
compte ces contraintes, pour maintenir la température des circuits
ligne s’oppose au passage du courant en générant des bruits de
intégrés à la valeur visée, laquelle résulte d’un compromis entre la
commutation. La situation réelle (d’un boîtier complexe par exem-
performance, la fiabilité, et la densité. Par exemple, certains équipe-
ple) est qu’il faut considérer, pour un conducteur donné, la matrice
ments militaires imposent une extrême densité de packaging, au
des coefficients d’influence (conducteur vis-à-vis du plan de masse,
prix d’un fonctionnement des circuits intégrés à 100 ˚C. A contrario,
conducteur vis-à-vis de chacun de ses voisins eux-mêmes décrits
un affichage par cristaux liquides peut s’effacer au-delà de 50 ˚C.
par rapport au plan de masse) ; l’inversion de cette matrice permet
ensuite de déterminer les impédances (Zc impédance de mode com-
mun et Zd impédance de mode différentiel) de ce conducteur.
8.1 Mesures de températures
7.2 Puissance et bruits Deux méthodes sont utilisées pour mesurer la température à la
surface d’un composant électronique.
Le fonctionnement d’un système informatique est caractérisé par La première méthode consiste à utiliser un élément sensible à la
la commutation synchrone d’un certain nombre de sorties (adres- température tel qu’une résistance ou une diode. Les diodes fournis-
sage de mémoires, envoi de données sur un bus, etc.) ; chacune de sent en général une meilleure sensibilité que les résistances (envi-
ces sorties, en commutant, exerce un appel de courant sur la ligne ron 2 mV/K en chute de tension directe). Ces éléments doivent être
qu’elle commande ; il s’ensuit un appel global important de courant étalonnés en étuve avant de les utiliser pour des mesures de tempé-
au niveau du boîtier. rature.
Par exemple, lorsque 40 sorties commutent 50 mA chacune en La seconde méthode inclut les mesures de rayonnement infra-
1 ns, elles vont générer un front dI/dt = 2 A/ns au niveau de l’alimenta- rouge, les cristaux liquides, les indicateurs colorés ou à changement
tion de ce boîtier ; si Lequi est l’inductance équivalente de ce boîtier, un de phase. Elle fait appel à un dépôt de produit à la surface du com-
bruit dit « de commutation » apparaîtra sur les tensions, de valeur : posant (uniformisation de l’émissivité de la surface pour les mesu-
res par rayonnement infrarouge ; apport de produit thermosensible
V∆i = LequidI/dt soit V∆i = 0,5 V pour Lequi = 0,25 nH dans les autres cas).
Cette variation de tension se répercute sur tous les circuits pré- Les fabricants de composants fournissent en général leurs carac-
sents dans le boîtier et réduit d’autant l’immunité au bruit de chaque téristiques thermiques : par exemple, pour un boîtier, la résistance
porte logique ; elle peut même induire des erreurs logiques ; enfin, thermique transistor-boîtier et la résistance thermique boîtier-air. Il
ce bruit perturbe les lignes de transmission pendant quelques nano- est cependant parfois nécessaire d’effectuer des mesures complé-
secondes, augmentant d’autant le temps de cycle de traitement du mentaires en laboratoire.
signal. Rappelons que la notion de résistance thermique R provient de
La deuxième source de bruit est le bruit de couplage (cross talk) l’analogie entre la diffusion de la chaleur et la conduction
qui est induit dans les conducteurs voisins par une ligne qui com- électrique :
mute.
R = L/(λA)
La conception d’un boîtier doit tenir compte de ces diverses con-
traintes électriques de façon à optimiser la performance finale. avec R (K/W),
Parmi les précautions usuelles, citons :
L (m) longueur du chemin thermique,
— la mise en place de condensateurs de découplage appropriés
(efficaces à moyenne fréquence et haute fréquence) au plus près de λ (W/m ⋅ K) conductivité thermique,
la perturbation (le circuit intégré en l’occurrence) ; A (m2) surface.
— l’adaptation en impédance des lignes critiques (distribution
La résistance thermique jonction-boîtier Rjb se détermine en défi-
d’horloge, par exemple) ;
— l’éloignement des lignes sensibles des lignes polluantes (cons- nissant la température du boîtier Tb, par exemple par une circula-
truction multicouche avec écran). tion d’eau à température constante dans une plaque solidaire de ce
boîtier ; puis la puissance thermique est dissipée par les jonctions
Certains logiciels du commerce (par exemple, Spectraquest) per- des transistors du circuit intégré, dont on mesure la température Tj ;
mettent, à partir d’une géométrie donnée et pour des structures con-
lorsque l’équilibre thermique est établi pour la puissance dissipée
ventionnelles (stripline, microstrip), d’obtenir les paramètres L, C
P, on obtient la résistance thermique :
qui permettront d’établir le circuit équivalent et d’obtenir le compor-
tement temporel d’une liaison électrique. Rjb = (Tjonction − Tboîtier)/P

La mesure de la résistance thermique boîtier-air Rba se fait dans


une chambre où la vitesse d’air est contrôlée et connue ; des ther-
8. Performances thermiques mocouples sont disposés l’un sur le boîtier et l’autre dans le flux
d’air en amont du boîtier ; on applique la puissance P au niveau du
boîtier et, après équilibre thermique, la résistance boîtier-air est cal-
culée selon la relation :
Les problèmes thermiques demeurent au centre des préoccupations
des spécialistes en packaging. Le flux thermique dissipé par un circuit Rba = (Tboîtier − Tair)/P
intégré peut dépasser 106 W/m2. Un tel flux est supérieur à celui d’une
ampoule d’éclairage de 100 W, qui est d’environ 104 W/m2. Face à cela, L’extrapolation de ces valeurs à un environnement réel de fonc-
la performance d’un circuit intégré décroît nettement avec sa tempéra- tionnement devra tenir compte de la distribution réelle des vitesses
ture de fonctionnement : un circuit CMOS voit son temps de commu- d’air dans la machine au droit du boîtier considéré, ainsi que de la
tation affecté d’environ 3 % si sa température augmente de 10 ˚C. La température de l’air devant le boîtier (des composants situés en
température de fonctionnement a aussi une influence sur la fiabilité du amont dans le flux d’air peuvent l’avoir échauffé).

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 18 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

8.2 Modes de refroidissement Le fluide peut être statique et refroidira le circuit par conduction ; il
peut aussi être en mouvement : il s’agira alors d’un échange par
convection forcée. Dans certaines configurations, le fluorocarbone
8.2.1 Conduction peut entrer en ébullition à l’interface avec le composant.

La conduction est le transfert de chaleur d’une zone d’un corps à La deuxième méthode consiste à solidariser le composant avec
une autre zone à plus basse température. Ce mode de refroidisse- un élément dans lequel circule un fluide. L’eau est en général préfé-
ment se rencontre quasi systématiquement, dans les constructions rée aux fluorocarbones pour ses meilleures propriétés thermiques.
électroniques, à chaque interface d’éléments (par exemple de la
puce au boîtier). L’équation de Fourier décrit ce mode d’échange Les méthodes de refroidissement par liquide permettent d’éva-
thermique : cuer des flux de l’ordre de 60 W/cm2.
Q = − λA(dT/dx)
Certains cas particuliers de transfert thermique exploitent le chan-
avec Q (W) flux thermique normal à la surface considérée, gement de phase d’un matériau : il peut s’agir par exemple d’un
λ (W/m ⋅ K) conductivité thermique du matériau considéré, tube, au contact du composant, dans lequel un liquide s’évapore,
A (m2) surface de transfert, puis se condense à l’autre extrémité du tube.
dT/dx (K/m) gradient de température.
Rappelons enfin que les matériaux utilisés en construction élec-
tronique affichent des valeurs de conductivité thermique très disper-
8.2.2 Convection sées (tableau 3) ; le choix d’un matériau donné aura donc une
influence déterminante sur l’efficacité thermique d’une structure.
La convection est l’échange thermique entre un solide et un fluide (0)
qui l’environne (gaz ou liquide). On distingue la convection naturelle
causée par des différences de densité dans le fluide et la convection
forcée causée par une pompe ou un ventilateur. Tableau 3 – Conductivité thermique de matériaux utilisés
La formule décrivant la résistance thermique de ce mode de en microélectronique à 25 ˚C, en W/(m ⋅ K)
refroidissement est la suivante : Alumine 18
Rth = 1/(hA) Aluminium 205
Béryllium 230
avec Rth (K/W),
Cuivre 398
h (W/m2 ⋅ K) coefficient de convection thermique,
Diamant 2 300
A (m2) surface d’échange.
Kovar 16
Le coefficient h est déterminé par le type d’écoulement du fluide
Molybdène 138
autour de l’objet concerné et par le calcul des attributs correspon-
dants (nombres de Reynolds, de Prandl et de Nusselt). Or 297
Les systèmes informatiques utilisent en général la convection Porcelaine 0,6
d’air forcée par ventilateurs. De telles méthodes de refroidissement Polyimide 0,17
permettent d’évacuer des flux de l’ordre de 5 W/cm2. Silicium 84
Soudure (Sn-Pb) 36
8.2.3 Rayonnement Verre époxyde 1,7

Le flux thermique lors d’échanges par rayonnement est donné par


la formule suivante :
8.3 Simulations thermiques
Q = εσ A ( T 14 – T 24 )

avec ε émissivité de la surface A,


Les thermiciens intervenant dans le domaine du packaging en élec-
σ constante de Stephan-Boltzmann tronique font rarement appel aux équations de base rappelées au
(5,67 ⋅ 10−8 W/(m2 ⋅ K4)),
paragraphe 8.1. Dans la pratique, ils disposent de logiciels de simula-
T1 température absolue de la source chaude, tion thermique (par exemple, ANSYS) leur permettant de prédire la
T2 température absolue de l’environnement. cartographie des températures des ensembles électroniques à tous
En général, la température des composants n’est pas très diffé- les niveaux du packaging (composants, cartes, tiroirs, systèmes). De
rente de celle de l’environnement ; ce mode de refroidissement est même, les logiciels modernes d’implantation des cartes de circuits
donc en fait du même ordre d’importance que les échanges par con- imprimés ou de modules hybrides possèdent parfois des modules
vection naturelle. Il devient négligeable si le système dispose d’une d’évaluation de la situation thermique d’une carte, ce qui permet de
ventilation forcée. Par contre, il peut être d’un intérêt majeur dans
modifier l’arrangement des composants en cours d’implantation afin
certains cas où les autres modes de refroidissement sont peu effica-
ces, par exemple dans le domaine spatial. d’optimiser la performance thermique de la carte.

D’autres logiciels spécifiques permettent de simuler les écoule-


8.2.4 Refroidissement par liquide ments d’air dans une baie ou à la surface d’une carte de façon à con-
naître les vitesses locales d’air (logiciel résolvant les équations de
La première méthode fait appel à un liquide inerte (par exemple Navier-Stockes) ou permettent de calculer l’efficacité d’une structure
fluorocarboné) dans lequel le composant (ou la carte) est immergé. thermique (calculs par éléments finis, par exemple ANSYS®).

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 19

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

9. Qualité et fiabilité variations de tension d’alimentation pendant que le test est exécuté.
On obtient ainsi une indication de la robustesse de l’ensemble élec-
des assemblages tronique.
Un autre type de test, dit de « déverminage », a pour but d’élimi-
ner les composants les plus fragiles au sein d’une population : on
La qualité d’un objet est mesurée par son aptitude à remplir la applique des conditions de test sévères, en surveillant le taux de
fonction souhaitée. La fiabilité d’un objet est évaluée par le temps composants restant fonctionnels au cours du temps. On obtient
pendant lequel il remplit la fonction pour laquelle il a été construit. ainsi une courbe en forme de baignoire, dont la première partie,
descendante, correspond à l’élimination des composants les plus
Les niveaux de qualité et de fiabilité requis par un ensemble élec-
fragiles. Les constructions électroniques militaires et spatiales font
tronique dépendent bien évidemment du domaine d’application.
intensivement appel au déverminage pour des raisons évidentes de
Exemple : on s’accommodera de la défaillance d’un téléviseur alors sécurité de fonctionnement.
que la défaillance d’un stimulateur cardiaque peut avoir des consé-
quences tragiques. Dans le domaine de l’informatique, la perte de don-
nées (ou de disponibilité) peuvent avoir des conséquences financières
extrêmement lourdes. 9.2 Vérification en cours de fabrication
En conséquence, les méthodes d’évaluation de la qualité ou de la
fiabilité d’un assemblage varient beaucoup : on peut envisager de En cours de fabrication d’un assemblage électronique, de nom-
ne faire aucun test dans le cas d’un élément qui sera simplement breuses méthodes peuvent être utilisées pour vérifier qu’il a été réa-
remplacé s’il est défectueux. A contrario, on peut soumettre une lisé conformément aux règles de l’art. Il peut s’agir de méthodes :
population d’éléments à de nombreux tests extrêmement sévères, — destructives ; menées sur quelques pièces d’un même lot,
pour ne conserver que celui qui y a le mieux résisté. elles donnent une indication sur la qualité et la fiabilité du lot entier ;
Sans entrer dans des notions théoriques sur la fiabilité, qui sont — non destructives ; elles peuvent être appliquées à toutes les
décrites dans l’article Fiabilité [E 1 420] du présent traité, rappelons pièces du lot.
que les calculs de fiabilité font appel à des méthodes statistiques, et Les méthodes de test utilisées pour les procédés d’assemblage
permettent de prédire l’espérance de vie d’une structure électroni- (microcâblage, TAB, brasage, collage...) sont le plus souvent
que à partir de l’espérance de vie de chaque élément la constituant. destructives ; en effet, bien que les contrôles visuels à fort grandisse-
Enfin, l’augmentation de la fiabilité d’un système informatique peut ment permettent d’estimer la qualité d’une liaison, l’usage veut que
s’obtenir par d’autres moyens que par l’augmentation de la fiabilité l’on préfère connaître sa solidité par une mesure de force à la rupture.
des composants eux-mêmes, par exemple, en mettant en œuvre des Le test dit test au crochet est largement utilisé dans l’industrie
fonctionnalités en parallèle (redondance) de façon à pallier la carence pour caractériser les microsoudures : un microcrochet (large de
d’un élément ; ou encore, un programme peut détecter la panne quelques dizaines de micromètres) est appliqué sous la connexion
d’une alimentation et déclencher la mise en route d’une alimentation à tester, une jauge de contrainte enregistre l’effort appliqué sur la
de secours. Plus couramment, pour les mémoires, on peut compen- connexion jusqu’à la rupture ; la valeur de force à la rupture est
ser le dysfonctionnement d’un point mémoire par des codes auto cor- enregistrée et traitée statistiquement à la fin du test. Il faut noter
recteurs ou le remplacer par des composants de secours. cependant que ce test ne sert qu’à vérifier que la soudure est plus
robuste que le fil.
Des méthodes non destructives peuvent être utilisées pour tester
9.1 Testabilité électrique les liaisons soudées, brasées, ou collées : notamment la radiogra-
phie X et la microscopie acoustique. Elles permettent l’analyse dans
l’épaisseur de structures complexes et la détection de zones de dis-
Un test électrique permet de s’assurer qu’un élément peut être continuité (bulle d’air dans un collage par exemple). Ces méthodes
assemblé dans un ensemble de complexité supérieure. Sans cette sont bien sûr d’autant moins efficaces que les éléments à contrôler
précaution, le diagnostic d’une défaillance fonctionnelle dans un sont petits.
ensemble complexe est pratiquement impossible, et le coût de
recherche d’une panne devient prohibitif.
Le test des circuits intégrés nus est effectué à l’aide d’une carte à 9.3 Exemples de défaillances dues
pointes reliée à un testeur fonctionnel ; le test d’un boîtier, d’un
module ou d’une carte est réalisé par l’intermédiaire de connecteurs à l’environnement
spécifiques.
Il est rare de pouvoir effectuer le test des circuits intégrés nus à L’humidité de l’air peut rendre conductrice la surface d’un compo-
leur vitesse réelle de fonctionnement. Dans le cas de structures très sant électronique considéré comme isolant, pour peu que soient
rapides, la liaison électrique entre le circuit intégré et le système de aussi présents des composés ionisés. Ces composés ionisés peu-
test peut devenir limitative (nécessité d’adapter l’impédance des vent provenir du composant lui-même (colle, époxyde d’une carte)
liaisons, de prévoir des structures de découplage proches du com- ou être laissés par des nettoyages insuffisants (flux de brasage, par
posant). En conséquence, un circuit intégré nu testé bon peut se exemple). Sous l’effet de la tension électrique appliquée aux sorties
révéler non fonctionnel en boîtier ou sur carte, quand il est enfin du composant électronique en fonctionnement, des phénomènes
exploité à sa fréquence de travail. Le packaging peut donc participer d’électrolyse peuvent apparaître (figure 20). Le transport d’ions
à la bonne testabilité d’un ensemble électronique, en concevant des métalliques d’un conducteur à l’autre peut créer un liaison conduc-
sous-ensembles facilement testables avant leur intégration dans le trice entre cathode et anode, qui sont ici les sorties du composant
niveau de packaging suivant. (circuit intégré, boîtier, carte, connecteur...). À partir d’une certaine
De plus en plus de circuits complexes intègrent des fonctions perte de résistance électrique entre cathode et anode, le système
d’autotest qui permettent dans certains cas de s’affranchir de systè- sera défaillant.
mes de test sophistiqués. On peut remédier, par anticipation, à ce risque, en concevant des
Le test d’un ensemble électronique critique peut aller au-delà des solutions de packaging permettant de protéger le composant élec-
conditions nominales de son fonctionnement : on peut par exemple tronique de l’humidité, de l’eau, ou des polluants chimiques. La
appliquer des variations de température (de l’environnement) et des solution la plus courante, qui s’applique aux circuits intégrés et aux

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 20 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008
_____________________________________________________________________________________________________ PACKAGING DES CIRCUITS INTÉGRÉS

modules multichips, consiste à les enfermer dans une cavité hermé-


(0)

tique. Les boîtiers à cavités hermétiques sont construits en métal ou Tableau 4 – Coefficient de dilatation thermique de
en céramique et reçoivent un capot scellé par des moyens (soudure, matériaux utilisés en microélectronique (en 10−6/K)
brasure, verre) limitant le passage des gaz de l’environnement. Un
soin particulier est apporté aux gaz restant dans la cavité après scel- Alumine 7
lement de façon à en limiter le taux d’humidité à une valeur infé-
rieure à 5 000 parties par million (ppm) en volume (normes Aluminium 22
militaires). Les analyses de gaz consistent en une perforation de la Béryllium 8
cavité suivie d’une analyse spectroscopique quantitative ; ces
Cuivre 18
mesures sont en général très délicates à effectuer.
Diamant 1,18
Les circuits intégrés en boîtier plastique sont plus exposés à des
phénomènes de corrosion car l’humidité de l’air traverse la couche Kovar 6
du matériau de protection ; l’utilisation de couches protectrices spé- Molybdène 5,5
cifiques permet de s’affranchir de cette susceptibilité. Les compo-
sants sous encapsulation plastique sont en général deux fois moins Or 13,2
chers que leurs équivalents en boîtier céramique. Porcelaine 4,1
Des phénomènes de corrosion peuvent aussi apparaître, en Polyimide 40 à 50
l’absence de potentiel électrique appliqué, entre matériaux, en con- Silicium 2,8
tact direct, dont les potentiels électrochimiques sont dissemblables.
Soudure (Sn-Pb) 21
Des rayonnements de particules alpha, émis par les matériaux
Verre époxyde 11 à 15 en XY
constitutifs ou par des sources extérieures, peuvent entraîner des 60 à 80 en Z
erreurs, à l’intérieur de mémoires par exemple (dans ce cas une cou-
che mince de 20 à 50 µm d’un matériau plastique permet d’arrêter
les particules alpha).
Que ce soit pendant la fabrication des assemblages, ou pendant
Les composants peuvent être exposés à des décharges électrosta- leur utilisation finale, toute variation de température provoquera, du
tiques lors de leur manipulation, notamment les circuits CMOS ; ces fait de ces différences de coefficients de dilatation thermique,
décharges peuvent endommager les circuits d’interface, créant des l’apparition de contraintes mécaniques à l’interface et au sein même
défaillances à court ou moyen terme. de ces matériaux. Ces contraintes peuvent entraîner la destruction
d’un des éléments dans des cas extrêmes ; elles contribuent de
La température, enfin, est un facteur d’accélération des processus toute manière à réduire la durée de vie de l’ensemble électronique.
électrochimiques. Elle a par ailleurs, comme déjà indiqué, un effet sur
la performance électrique et surtout sur l’espérance de vie des circuits Même en l’absence de variations de température, les assembla-
intégrés : on peut considérer qu’un accroissement de 10 ˚C de la tem- ges électroniques sont soumis à des contraintes purement
pérature de jonction réduit d’un facteur 2 son espérance de vie. mécaniques.
Citons par exemple la flexion d’une carte lors d’un test sous pointe,
le mouvement du circuit souple d’une tête d’imprimante, ou la chute
d’un téléphone portable sur le sol.
9.4 Défaillances thermomécaniques
9.4.2 Mécanismes et remèdes
9.4.1 Origine
De telles défaillances d’origine thermomécanique sont de plu-
sieurs types, selon la gravité de la contrainte subie par les maté-
Le packaging en électronique impose d’assembler des matériaux riaux. On distingue :
dissemblables (par exemple, circuit intégré collé dans son boîtier,
boîtier brasé sur une carte...). Ces matériaux présentent des — la rupture immédiate, quand la contrainte dépasse la résis-
propriétés mécaniques très variées, en particulier quant-à leurs tance du matériau. Un seul cycle de contrainte provoque alors la
coefficients de dilatation thermique (tableau 4). défaillance de l’assemblage ;
— la fatigue cyclique, quand la contrainte fait passer un matériau
de son domaine de déformation élastique (réversible) à son
domaine de déformation plastique. Ce dernier n’est pas complète-
ment réversible : au fur et à mesure que les cycles de contraintes
seront appliqués, des fissurations apparaîtront au sein du matériau,
R V puis se propageront jusqu’à séparation. Ce type de rupture apparaît
dans un domaine de quelques dizaines à plusieurs centaines de
cycles, selon l’importance de la déformation plastique provoquée
par chaque cycle ;
Corrosion — la fatigue oligocyclique, quand la contrainte fait approcher un
Conducteur 1 Conducteur 2
Anode Cathode matériau de son domaine de déformation plastique, tout en restant
Électrolyte
dans son domaine élastique. Là encore, des fissurations apparaî-
tront et se propageront au sein du matériau. Cependant, la rupture
n’apparaîtra qu’après plusieurs dizaines de milliers de cycles.
Substrat
Il faut savoir en effet que toute contrainte, au sein de tout maté-
riau, si elle ne provoque pas sa rupture immédiate, va générer des
déplacements de matière, à l’échelle microscopique, dont l’effet est
de réduire cette contrainte. Autrement dit, même dans les matériaux
Figure 20 – Mécanisme de corrosion sous tension solides, la matière s’écoule. Pour peu que la contrainte exercée sur

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
© Techniques de l’Ingénieur E 3 400 − 21

Dossier délivré pour


DOCUMENTATION
20/10/2008
PACKAGING DES CIRCUITS INTÉGRÉS ______________________________________________________________________________________________________

le matériau soit cyclique, les écoulements microscopiques de (l’une chaude, l’autre froide), reliées par une nacelle passant de
matière se produiront alternativement dans des sens opposés ; c’est l’une à l’autre en quelques secondes. C’est le test de cyclage thermi-
ce mécanisme qui provoque la naissance de fissures. que le plus répandu ; il fait bien sûr l’objet de standards. Il est très
Tout assemblage de matériaux dissemblables subissant des utilisé pour vérifier si une nouvelle solution de packaging présente
cycles thermiques ou mécaniques est exposé à ce phénomène. Le une fiabilité acceptable. Par exemple, de nombreux assemblages
rôle du spécialiste en packaging est de les prévoir, et de les réduire, pour applications militaires ou automobiles doivent supporter
par exemple : 1 000 chocs thermiques de − 55 ˚C à + 125 ˚C.
— l’utilisation de colle organique pour la fixation d’un circuit inté- Par ailleurs, on dispose de logiciels de simulation thermomécani-
gré de grande taille sur une embase métallique, en lieu et place que par éléments finis (par exemple ANSYS®). Ils permettent d’anti-
d’une brasure « dure » comme l’alliage eutectique or-silicium, per- ciper les contraintes et déformations de tout type d’assemblage
mettra de limiter les risques de rupture du circuit intégré : en effet, soumis à une contrainte thermique ou mécanique. Il impose de
comme la colle organique entre dans son domaine plastique à des savoir décrire la totalité de la géométrie de l’assemblage, et de spé-
niveaux de contraintes faibles, cela limitera les contraintes exercées cifier chaque matériau employé, avec ses caractéristiques physiques
sur le circuit intégré ; (coefficient de Poisson, coefficient de dilatation thermique, limite
— les joints brasés d’un boîtier monté sur une carte seront élastique...). Pour autant, ces logiciels fournissent seulement une
d’autant moins sollicités, en terme de contrainte mécanique, que les cartographie des contraintes, qui doit donc être comparée à la résis-
pattes de sortie du boîtier seront plus souples. Les constructeurs de tance mécanique des matériaux concernés. Enfin, ces logiciels ne
composants prennent en général en compte ce problème et propo- permettent pas aisément de simuler l’effet de contraintes cycliques.
sent des boîtiers compatibles avec les environnements standards ;
néanmoins, la vigilance s’impose dans les cas d’applications en envi-
ronnement spécial ou dans le cas de développements nouveaux. 9.4.4 Cas des joints brasés

En général, les boîtiers montés sur carte sont assemblés par bra-
9.4.3 Tests et simulations sure étain-plomb, grand standard de l’industrie. Lorsque l’on exerce
des contraintes mécaniques ou des cyclages thermiques sur ces
De multiples tests sont disponibles pour évaluer la résistance des assemblages, les brasures réalisant la liaison entre la sortie du
assemblages électroniques : vibrations, chocs, secousses, cycles composant et le plot de la carte sont sollicitées mécaniquement. Il
thermiques. Ces derniers, en particulier, sont de plusieurs types. est attesté que les défauts de fiabilité des assemblages électroni-
ques sont principalement dus à des ruptures de joints brasés. C’est
Chocs thermiques liquide/liquide : on trempe successivement pourquoi le milieu de l’assemblage en électronique a étudié intensi-
l’assemblage dans un liquide froid, puis dans un liquide chaud. vement la fatigue cyclique de ces joints brasés. Sur la base de simu-
Cycles thermiques air/air : on place un ensemble électronique lations et d’expérimentations, on a pu obtenir des formules semi-
(souvent, un système complet, terminé) dans une étuve program- empiriques évaluant le nombre de cycles que subira une population
mée pour réaliser des cycles thermiques lents de − 20 ˚C à + 80 ˚C. de joints brasés avant que 50 % d’entre eux soient rompus, en
On vérifie ainsi que le système fonctionne bien dans cette gamme fonction :
de températures. — du taux de déformation plastique qu’il subit à chaque cycle ;
Chocs thermiques air/air : appelés aussi « variations rapides de — de l’amplitude et de la fréquence du cycle thermique ou
température », ils mettent en œuvre une étuve à deux chambres mécanique appliqué.

Toute reproduction sans autorisation du Centre français d’exploitation du droit de copie est strictement interdite.
E 3 400 − 22 © Techniques de l’Ingénieur

Dossier délivré pour


DOCUMENTATION
20/10/2008

Vous aimerez peut-être aussi