アカウント名:
パスワード:
シリコンが余っているからといって、キャッシュの階層を重ねすぎるのもどうかと。
シリコンが余っているからではなく必要に迫られてですよ。DRAMの微細化も速度も消費電力も限界になってて、これ以上改善できなくなったから仕方なくやってる。
SRAMはロジックの微細化に合わせて順当に進化できたのですが、DRAMは15nmぐらいから先ほとんど進化できなくて止まってます。DRAMもインターフェイス側の改良は続いていて、GDDRとかHBMとかで並列化によって帯域幅は向上できてるのですが、素子単体は改良できてないのでレイテンシが数十nsから速くなってないし消費電力も減ってない。業界的にはMRAMなりPRAMなりの次世代メモリにバトンタッチする予定だったのが、どれも研究開発は出来ても実用化の壁に当たってモノになってない。
そこでCPUにはAMDの3D-VCacheのようにSRAMを積層してキャッシュ容量増やしたり、GPUでもNVIDIA、AMD共に最新世代では大容量SRAMキャッシュ追加してDRAMへのアクセス減らして性能改善してます。
L1～L3増やせばよくない？キャッシュ階層を増やすと同期大変だしTLBバグみたいな元になるし、データのコピーがL1～L4まで4重に居座ることになって、シリコンが勿体なくない？素人考えなんだろうけどどうしても気になる。
簡単に言えば、容量を増やせば増やすほど低レイテンシ、低消費電力というキャッシュメモリの特性を維持できなくなるからです。正確な理由は簡単ではないですが、容量が増えると物理的にサイズが大きくなるので距離が遠くなることと、アドレス変換のロスが重くなる。
容量を増やしても性能を維持できるなら、L1単体で大容量にすればいいのはその通り。でも物理的な限界からそうできないから、仕方なく階層構造にしています。
デバイスの設計上、高速のメモリほどセルサイズは大きく消費電力も大きくなり、大容量のメモリが遅くなるのは避けられないトレードオフの問題を回避するためには、特性の異なるメモリを組み合わせた階層構造にせざるを得ないという話は分かるが、ローエンドの組込プロセッサまでもシリコンが有り余ってARMやRISC-Vベースになりキャッシュがオマケについてくるのは止めてくれ.......＃8051コアで満足できる男です
そんなにローエンドの組込プロセッサで満足できるなら、普通外付けメモリなんて無しでプロセッサ内蔵のSRAMだけでしょう？アプリ側の都合もあるからCortex-Mの下位はキャッシュ無いし、シリコンが有り余ってキャッシュをおまけに付けるなんて事実はないと思うけど。
より多くのコメントがこの議論にあるかもしれませんが、JavaScriptが有効ではない環境を使用している場合、クラシックなコメントシステム(D1)に設定を変更する必要があります。
アレゲは一日にしてならず -- アレゲ研究家
メモリボトルネックを解消するためかな (スコア:1)
シリコンが余っているからといって、キャッシュの階層を重ねすぎるのもどうかと。
Re: (スコア:1)
シリコンが余っているからではなく必要に迫られてですよ。
DRAMの微細化も速度も消費電力も限界になってて、これ以上改善できなくなったから仕方なくやってる。
SRAMはロジックの微細化に合わせて順当に進化できたのですが、DRAMは15nmぐらいから先ほとんど進化できなくて止まってます。
DRAMもインターフェイス側の改良は続いていて、GDDRとかHBMとかで並列化によって帯域幅は向上できてるのですが、素子単体は改良できてないのでレイテンシが数十nsから速くなってないし消費電力も減ってない。
業界的にはMRAMなりPRAMなりの次世代メモリにバトンタッチする予定だったのが、どれも研究開発は出来ても実用化の壁に当たってモノになってない。
そこでCPUにはAMDの3D-VCacheのようにSRAMを積層してキャッシュ容量増やしたり、GPUでもNVIDIA、AMD共に最新世代では大容量SRAMキャッシュ追加してDRAMへのアクセス減らして性能改善してます。
Re: (スコア:0)
L1～L3増やせばよくない？
キャッシュ階層を増やすと同期大変だしTLBバグみたいな元になるし、データのコピーがL1～L4まで4重に居座ることになって、シリコンが勿体なくない？
素人考えなんだろうけどどうしても気になる。
Re:メモリボトルネックを解消するためかな (スコア:1)
簡単に言えば、容量を増やせば増やすほど低レイテンシ、低消費電力というキャッシュメモリの特性を維持できなくなるからです。
正確な理由は簡単ではないですが、容量が増えると物理的にサイズが大きくなるので距離が遠くなることと、アドレス変換のロスが重くなる。
容量を増やしても性能を維持できるなら、L1単体で大容量にすればいいのはその通り。
でも物理的な限界からそうできないから、仕方なく階層構造にしています。
Re: (スコア:0)
デバイスの設計上、高速のメモリほどセルサイズは大きく消費電力も大きくなり、大容量のメモリが遅くなるのは避けられない
トレードオフの問題を回避するためには、特性の異なるメモリを組み合わせた階層構造にせざるを得ない
という話は分かるが、ローエンドの組込プロセッサまでもシリコンが有り余ってARMやRISC-Vベースになりキャッシュがオマケについてくるのは止めてくれ.......
＃8051コアで満足できる男です
Re: (スコア:0)
そんなにローエンドの組込プロセッサで満足できるなら、普通外付けメモリなんて無しでプロセッサ内蔵のSRAMだけでしょう？
アプリ側の都合もあるからCortex-Mの下位はキャッシュ無いし、シリコンが有り余ってキャッシュをおまけに付けるなんて事実はないと思うけど。