by Sh4rp_i ここ10年間に製造されたIntelのプロセッサに、設計上の欠陥が見つかりました。最悪の場合、パスワードやログインキー、キャッシュファイルなどが格納されたカーネルメモリーの内容を読み取られる恐れがあるとのことなのですが、Intel x86ハードウェアに存在する欠陥のため、マイクロコードアップデートでは対応不可能で、各OSがソフトウェアレベルで修正をかけるか、バグのない新たなプロセッサを導入する必要があるとのこと。 'Kernel memory leaking' Intel processor design flaw forces Linux, Windows redesign • The Register https://www.theregister.co.uk/2018/01/02/intel_cpu_design_flaw/ このバグは、データベースアプリケーショ
NOTE: PCI Express 2.0とPCI Express 2.1の違いについて X540-T2はPCI Express 2.1以上の拡張カードスロットに対応しているため、Bの構成は非対応となっています。 マイナーバージョンアップ程度の変更ですが、3.0に盛り込む予定であった多くの機能をIntelが打診して無理やり2.1として出させたこともあって*[要出典]*、 数少ないPCI Express 2.1インターフェースを要求するこのNICもその追加機能を多く使っていると考えられます。 出典？：【イベントレポート】【PCI-SIG Developers Conference 2010レポート】 PCIe Specificationの詳細 - PC Watch ただ、PCI Expressには下位互換性がサポートされているため、最高のパフォーマンスは出せないにしろ、動作すると予想されるた
どもどもジサトライッペイです。ついにインテルは2ソケット向けのサーバー用CPU、Xeon E5-2600 v4ファミリー（開発コードネーム：Broadwell-EP）を発表しました。Broadwell世代に移行し、プロセスルールは14nmに微細化され、最上位モデルのコア数はなんと22コアになりました。ハイパースレッディングで22コア/44スレッド動作なので、2CPUで運用すれば44コア/88スレッド動作の怪物マシンを自作することも夢ではありません。なお、ソケットは従来のXeon E5-2600 v3ファミリー（開発コードネーム：Haswell-EP）と同じで、LGA2011-3ソケットに対応します。 SKUもHaswell-EPと同様、複数用意され、ダイのデザインも3種類あります。なお、最多コアモデルに採用しているダイデザインの最大コア数は24コアとのことなので、今後もしかしたら今回発表さ
世界最大の半導体メーカーIntelの製品の歴史は、すなわち半導体の歴史と言っても過言ではなく、その代表モデルを見るとその時代の半導体市場がどのようなものだったのかを知ることができます。半導体研究者のLi Xiao Feng氏が公開するIntel CPUの歴史に関するプレゼンテーション資料を基に、歴代Intelプロセッサを一挙に振り返るとこうなります。 A Brief History of Intel CPU microarchitectures - history_Intel_CPU.pdf (PDFファイル)https://people.apache.org/~xli/presentations/history_Intel_CPU.pdf Intelは1968年7月18日にロバート・ノイス氏とゴードン・ムーア氏らによって設立されました。もちろんムーア氏は「ムーアの法則」で知られる人物です
米インテルは2013年9月10日（米国時間）、米アマゾン・ウェブ・サービスが提供するIaaS（インフラストラクチャー・アズ・ア・サービス）「Amazon Web Services（AWS）」が、インテルの「Intel Inside」のロゴを使用するマーケティングプログラムに参加したと発表した。クラウドサービスで「Intel Inside」のロゴが使われるのは、初めてのケースである。 両社の提携によって今後、インテルのプロセッサが使われているAWSのサービスでは、「Intel Inside」のロゴが表示されるようになる。「Intel Inside」のマーケティングプログラムは元々、パソコンやサーバーのハードウエアメーカーが、製品や広告に「Intel Inside」のロゴを表示する代わりに、インテルからマーケティング費用などの支援を受けられるようになるというものであった。今回の提携は、インテル
Solid state storage has quickly been able to saturate the SATA interface just as quickly as new standards are introduced. The first generation of well-built MLC SSDs quickly bumped into the limits of 3Gbps SATA, as did the first generation of 6Gbps MLC SSDs. With hard drives no where near running out of headroom on a 6Gbps interface, it's clear that SSDs need to transition to an interface that can
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
