Este documento describe diferentes tipos de circuitos secuenciales como latches y flip-flops. Explica cómo funcionan latches S-R y D, así como flip-flops D, T, J-K y sus implementaciones. También cubre temas como registros, habilitación de reloj, limpieza y preajuste de flip-flops.
0 calificaciones0% encontró este documento útil (0 votos)
285 vistas25 páginas
Este documento describe diferentes tipos de circuitos secuenciales como latches y flip-flops. Explica cómo funcionan latches S-R y D, así como flip-flops D, T, J-K y sus implementaciones. También cubre temas como registros, habilitación de reloj, limpieza y preajuste de flip-flops.
Este documento describe diferentes tipos de circuitos secuenciales como latches y flip-flops. Explica cómo funcionan latches S-R y D, así como flip-flops D, T, J-K y sus implementaciones. También cubre temas como registros, habilitación de reloj, limpieza y preajuste de flip-flops.
Este documento describe diferentes tipos de circuitos secuenciales como latches y flip-flops. Explica cómo funcionan latches S-R y D, así como flip-flops D, T, J-K y sus implementaciones. También cubre temas como registros, habilitación de reloj, limpieza y preajuste de flip-flops.
Descargue como PDF, TXT o lea en línea desde Scribd
Descargar como pdf o txt
Está en la página 1/ 25
Flip-Flops/Latches
Redes de circuitos secuenciales
Salidas dependes de entradas presentes y entradas en el pasado. Se necesita recordar lo que paso anteriormente. El Flip-flop (latch) es una memoria que tiene un par de salidas complementadas Retardo en compuertas
Retardo de propagación Diagrama de tiempos Redes con realimentación Inversor con realimentación. Tiempo de propagación(d = ½ del periodo de CK) Oscila entre 1 y 0.
Estado estable Latch S-R latch Set-reset Use usa compuerta NOR para construir una red en estado estable Latch S-R
latch Set-reset Use usa compuerta NOR para construir una red en estado estable Latch S-R (cont.) Cuando S=R=1, El latch S-R no funciona adecuadamente. Q y P no son complementarios. Si S=R=1 cambian a S=R=0, entonces la red va a oscilar asumiendo que ambas compuertas tienen el mismo retardo Tiempos y estados del latch S-R Duración de S > tiempo de retardo Tiempos y estados del latch S-R Comportamiento del latch S-R latch Estado presente El estado de la salida Q en el momento en que las señales son aplicadas Estado siguiente El estado de la salida Q después de que el latch ha reaccionado a las señales de entrada Análisis del latch S-R Tabla de estados completa Si el estado siguiente = estado presente es estable
0 y1(t) y0(t) 1 0 y1(t) 1 y0(t) 0 1 K-map para Q(t+) Q+ = S + R’Q (SR=0) S y R no pueden ser 1 al mismo tiempo.
Q: estado presente Q+: estado siguiente Ecuación del estado siguiente o ecuación característica. Latch S-R usando compuertas NAND S#-R# Latch S# R# Q Q+ 1 1 0 0 Cuando S#= 0 se coloca Q = 1 1 1 1 1 Cuando R#=0 se resetea Q = 0 1 0 0 0 1 0 1 0 0 1 0 1 0 1 1 1 0 0 0 - 0 0 1 - Latch D con compuertas Entrada de compuerta G Latch transparente (Cuando G= 1, Q = D)
G D Q Q+ 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 1 1 0 0 0 1 0 1 0 1 1 0 1 1 1 1 1 Flip-Flop D disparado por flanco Las salidas cambian como respuesta a los flancos del reloj D Flip-Flop Usar dos latches D con compuertas Los cambios a la salida ocurren en el flanco de subida CK = H, salida sigue a la entrada. CK = L, salida permanece
P sigue a Q sigue a P sigue a Q sigue a
D P D P FF Toggle T flip-flop Entrada única Cuando T = 1, al cambio del reloj, T FF cambia su estado. Si T = 0, no hay cambios en el estado.
T Q Q+ 0 0 0 Q+ = T’Q + TQ’ = T xor Q 0 1 1 1 0 1 1 1 0 T FF Flip-flop T Convirtiendo de FF D a T Q+ = D = Q xor T= TQ’ + T’Q
T Q Q+ 0 0 0 Q+ = T’Q + TQ’ = T xor Q 0 1 1 1 0 1 1 1 0 Flip Flop J-K FF J-K = FF S-R + FF T . Permite J = K = 1. en este caso trabaja como FF T. Separa T de J y K
J K Q Q + = JQ’ + K’Q 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Flip Flop J-K J K Q Q + = JQ’ + K’Q J-K FF disparado por flanco 0 0 0 0 0 0 1 1 0 1 0 0 0 1 1 0 1 0 0 1 1 0 1 1 1 1 0 1 1 1 1 0 Flip-Flop JK Maestro Esclavo FF J-K con reloj Realizar usando dos latches S-R Nota cuando J y K cambian. Implementación de Flip-Flop T Conversión Usando un FF J-K Usando un FF D Registro con FF D Registro = muchos FFs D conectados Q+ = D Clear(limpiar) y Presets(iniciar) Activado por entradas bajas Limpiar e iniciar son asíncronas
iniciar Habilitación de reloj flip-flop D-CE Mantiene el dato existente aun cuando la entrada cambia. Q+ = Q.CE’ + D.CE En Fig. c, Q+ = D = Q.CE’ + Din.CE No hay disparo en la linea de reloj, no hay problemas de sincronización.
CLK Mueve el cambio efectivo del flanco mas adelante
En
Riesgo de perdida en la sincronización Latches sincronizados por reloj Latch sincronizado por reloj: El estado cambia cuando las entradas cambian y el reloj es habilitado. Latch D con compuertas NOR y disparo de reloj Latch sin reloj
Latch SR El estado cambia si las entradas cambian.
