Problemas Tema 5

Ejercicios de Tecnología Electrónica Tema 5: Circuitos integrados digitales 1
1) Dado el circuito de la figura en que los

transistores se modelizan con una VBE=0,8V, una
VCE=0,2V y una ganancia hFE(min)=40, y en que
se toman como niveles de tensión de entrada
Vi(1)=4V y Vi(0)=0V. Contestar a las cinco
cuestiones siguientes:
1) Función lógica que realiza la puerta.

2) Si la entrada A=”1” y la entrada B=”0”.
Determinar la corriente de colector del transistor
Q1.
3) Si la entrada A=”1” y B=”1”. Determinar la
corriente de colector del transistor Q1.
4) Calcular el valor de R que permite la
saturación de los transistores.
5) Supongamos que adoptamos un valor de R = 2200 () y tenemos en la entrada A=”0” y en la entrada
B=”1”. Determinar la máxima corriente que puede absorber la salida Y de la puerta sin que peligre la
saturación del transistor Q2.
Solución:
1) NOR 2) 48 (mA) 3) 24 (mA) 4) R  2666,6 () 5) 10,18 (mA)
2) La siguiente figura presenta una puerta lógica de

tecnología TTL estandar con dos entradas (A y B) y
una salida (Y).
Si un transistor está en condiciones de conducir lo
hace saturado con una VBE=0,8V y una VCE=0,2V.
Los diodos en conducción presentan una caida de
tensión de V = 0,6 V.
Los niveles de tensión de entrada esperados son
VIH=5V y VIL=0V.
Determinar los siguientes apartados.
1) Función lógica de la puerta.

2) Tensión de salida de nivel bajo.
3) ¿La tensión de salida de nivel alto como máximo será de valor?
4) ¿Qué tensión habrá en la base del transistor Q5 respecto a GND cuando la salida esté a nivel bajo?
5) ¿Para qué función son incluidos los diodos D2 y D3 en las entradas A y B?
Solución:
1) NOR 2) VOL = 0,2 V 3) VOH  3,6 V 4) 1,0 V
5) Como protección para evitar valores
negativos de tensión en A y B.
___________________________________________________________________________________
2 Ejercicios de Tecnología Electrónica Tema 5: Circuitos integrados digitales
3) El circuito de la figura corresponde a una puerta digital

CMOS. Deducir la función lógica que realiza el circuito.
Solución:
NAND
4) El circuito de la figura corresponde a una puerta digital

CMOS. Contestar a las cuestiones siguientes.
1) En el caso de que las entradas fueran A=’0’, B=’0‘y

C=’0’, ¿Cuál sería el estado de los transistores?
2) En el caso de que las entradas fueran A=’0’, B=’1’ y
C=’0’, ¿Cuál sería el estado de los transistores?
3) Deducir la función lógica que realiza el circuito.
Solución:
1) Q1N en OFF, Q2N en OFF, Q3N en OFF,
Q1P en ON, Q2P en ON, Q3P en ON.
2) Q1N en OFF, Q2N en ON, Q3N en OFF,

Q1P en ON, Q2P en OFF, Q3P en ON.
3) Y =  A  B  C
Ejercicios de Tecnología Electrónica Tema 5: Circuitos integrados digitales 3
5) El circuito de la figura 1 corresponde a una puerta

digital CMOS, en que VDD = +5 V y en que los
transistores NMOS presentan una capacidad puerta-
sustrato de 100 pF.
Las señales de entrada a nivel alto las suministra la fuente

E = +5 (V), que presenta una RG = 50 (), tal como
muestra la figura 2.
Las señales de entrada a nivel bajo se obtienen
conectando la correspondiente entrada a masa.
Los transistores NMOS tienen una VT de 2 V, y a efectos

de simplificar el análisis despreciaremos el efecto de las
capacidades de los transistores PMOS, pero no las de los
transistores CMOS.
También hay que considerar que la capacidad con la que

se modelizan los transistores NMOS está referida entre el
terminal de puerta y el sustrato del IC, esto afecta
principalmente a los transistores T2N y T3N tal como
muestra la figura 3.
Figura 1
1) Determinar la función lógica que realiza la puerta.
2) Indicar en cuál de los intervalos de tiempo
considerados (1, 2, 3, 4 ó 5) de la figura 3el tiempo desde
que la tensión de entrada aumenta desde 0 (V) hasta que
alcanza el valor de VT, es menor.
3) Calcular dicho valor.
4) En qué intervalo de los considerados el tiempo desde
que la tensión de entrada aumenta desde 0 (V) hasta que
alcanza el valor de VT, es mayor.
5) Calcular dicho valor. Figura 3
Figura 2
Figura 3
[Recordatorios: vc(t)= E·(1-e-t/); vc(t)=E·e-t/ ]
Solución:
1) Y  A  BC  D  AD(C  B)
2) Intervalo 1. 3) 5,1 (ns) 4) Intervalo 3. 5) 10,2 (ns)
4 Ejercicios de Tecnología Electrónica Tema 5: Circuitos integrados digitales
6) El circuito de la figura se corresponde a una

puerta inversora de la familia lógica Bipolar-CMOS
(BICMOS). Sabemos que los transistores bipolares
se modelizan con una VBE (SAT) = +0,8 V, VBE
(LIN) = +0,6 V, VCE (SAT) = +0,2 V, y que los
transistores NMOS presentan una tensión umbral
VT= +4 V y el transistor PMOS una tensión umbral
VT= -6 V.
Contestar a las cuestiones siguientes.
(Supondremos a efectos simplificativos que si

cualquier transistor MOS se encuentra en
condiciones de conducir, lo hace con una RDS (ON)
= 0).
[Recordatorio: NMH=VOH-VIH , NML=VIL-VOL ]
1) ¿Qué función considera que realiza el transistor T2N en el circuito?

A) Asegurar la saturación del transistor Q1. B) Asegurar el corte de Q1.
C) Asegurar el corte de Q2. D) Permitir que Q1 y Q2 puedan
saturar simultaneamente.
2) Cuando la salida Y tiene conectada una carga, la puerta presenta unas tensiones de salida en estado alto
y bajo de:
3) ¿Cuál es la mínima tensión a aplicar a la entrada para que la salida tome un estado bajo?
4) ¿Cuál es la máxima tensión a aplicar a la entrada para que la salida tome un estado alto?
5) Determinar el margen de ruido a nivel alto (NM H) de la puerta suponiendo una carga conectada a la
salida.
6) Determinar el margen de ruido a nivel bajo (NML) de la puerta.
Solución:
1) B 2) VOH = 9,4 V, VOL = 0,6 V 3) 4,6 V
4) 4,0 V 5) 4,8 V 6) 3,4 V
____________________________________________________________________________________

Problemas Tema 5

Cargado por

Copyright:

Formatos disponibles

Problemas Tema 5

Cargado por

Información del documento

Descripción original:

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Problemas Tema 5

Cargado por

Copyright:

Formatos disponibles

Ejercicios de Tecnología Electrónica Tema 5: Circuitos integrados digitales 1

1) Dado el circuito de la figura en que los

1) Función lógica que realiza la puerta.

2) La siguiente figura presenta una puerta lógica de

1) Función lógica de la puerta.

3) El circuito de la figura corresponde a una puerta digital

4) El circuito de la figura corresponde a una puerta digital

1) En el caso de que las entradas fueran A=’0’, B=’0‘y

2) Q1N en OFF, Q2N en ON, Q3N en OFF,

5) El circuito de la figura 1 corresponde a una puerta

Las señales de entrada a nivel alto las suministra la fuente

Los transistores NMOS tienen una VT de 2 V, y a efectos

También hay que considerar que la capacidad con la que

6) El circuito de la figura se corresponde a una

(Supondremos a efectos simplificativos que si

[Recordatorio: NMH=VOH-VIH , NML=VIL-VOL ]

1) ¿Qué función considera que realiza el transistor T2N en el circuito?

También podría gustarte