少し前の日経エレクトロニクス（2・28号）にソニーの Cell チップに関しての久多良木氏のインタビューが載っていたが、そこに興味深い発言を見つけた。 日経エレ Cell に内蔵される「SPE」といわれるCPUコアは８個ですが、この数の根拠は何でしょうか。 久多良木氏 「２のべき乗だから」、この一言に尽きる。これは美学です。コンピュータの世界においては、２のべき乗が大原則になっています。それ以外にはあり得ない。実は開発の途中で、米国のホテルで、それこそ徹夜状態で侃々諤々（かんかんがくがく）の議論を展開したことがあります。IBM社のチームも、６個にしようと提案してきた。でも僕の答えは単純、「２のべき乗」。この美学にこだわった結果、チップ寸法が221平方ミリになってしまった。この大きさは、半導体を作る立場からは好ましくない。なぜなら１ショットで露光できる面積を考慮すれば185平方ミリよりも小さ
少し前に、このブログでソニーがCellのSPEの数を（製造コストを無視して）「美学」のために８個にしたことを批判した記事を書いたが、それに対する解決策をソニーが発表した。CELLチップ上の８個のSPEのうち７個だけを使うことにしたのだ。 なぜそうしたかに関しては、日経エレクトロニクスの記事に書いてある通り、「歩留まりを勘定した結果」だそうである。「エンジニアの美学はどこへ言ったんだ！」とツッコミを入れたくなってしまうが、「美学」より「ビジネス」を優先にするのは公開企業としては当然のことで、私なりに納得。 ちなみに、この記事を読んでいったいどのくらいの人が「歩留まり」の意味を本当に理解できているのか疑問になったので、ここでうんちくを展開。 「歩留まり」とは、一口で言えば、「CPUなどのチップを複数製造した時にそのうち幾つが商品として売ることの出来る品質に至っているかを１００分率で表したもの」
Cellプロセッサを共同で開発する3社が、同プロセッサの人気獲得を狙ってソフトウェア開発キット（SDK）をリリースした。 このキットには、CellチップをLinuxアプリケーション向けに最適化するための拡張機能などが含まれており、1000ページを超える解説文書が付属する。 CellプロセッサはIBM、ソニー、東芝が共同開発したもので、通常のプロセッサに比べて、複雑でグラフィックを多用したアプリケーションの処理に適した設計になっている。同チップはPowerPCのコアを採用しているが、音声や映像関連のタスク処理用に8種類のヘルパープロセッサも含まれている。 ソニーはCellプロセッサを「PlayStation 3」に搭載する計画で、一方東芝はこれをテレビに利用していく。 3社はCellプロセッサの派生物が登場し、携帯電話からスーパーコンピュータまで、さまざまな用途に利用されることを期待している
1
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
処理を実行中です
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
