マルチコア時代のサーバ設計について - Happy Hacking Diary Ringo's Weblog: Event-driven Programming for Robust Software イベント処理というか、スレッドに対するファイバー処理ね。 マルチファイバー（イベントドリブン）とスレッド処理の違いは、 自分でファイバーの切り替えようのスケジューラーを書くか書かないか？ という差分である。 このファイバースケジューラーが、OSが用意したスレッドスケジューラーよりも高速である場合 ファイバーの方が高速になり、遅い場合スレッドの方が高速になる。 したがって、マルチスレッドよりも遅い、ファイバーもあり得るし、スケジューラーを最適化することによりマルチスレッドよりも高速なファイバーを書くことも出来る。 一般的にスケジューラーは、イベントのタイミング、メモリなどにより、最適なチューニ
デスクトップ・コンピューターに搭載されているCPUのコアは2個から4個、やがては8個へと増加の一途だ。それに応じてソフトウェアが計算量の大きな処理を並列処理する能力の重要性も増している。圧縮関連のツールでは、 mgzip と pbzip2 がマルチコアに対応しており、前者は圧縮処理に、後者は圧縮とその復元処理にマルチコアを活用することができる。 どちらの場合も、圧縮ファイルの復元は、それぞれの標準ツールで可能だ。つまり、pbzip2の圧縮ファイルにはbzip2を、mgzipの圧縮ファイルにはgunzipを使う。Fedora 8の場合、pbzip2のパッケージが標準リポジトリーにあり「yum install pbzip2」でインストール可能。一方、mgzipは、ほとんどのディストリビューションでパッケージがなく、ソースからインストールする必要がある。 しかも、コンパイルでエラーが発生する。z
並列処理に適したプログラミング言語 Erlang は、マルチプロセッサの環境 で効率よくパフォーマンスが向上すると言われています。そこで実際のマルチ プロセッサ環境(32CPU SMP)で様々な Erlang プログラムを走らせる検証を行ってみました。 行った検証の内容は以下の通りです。 並列ソート N-Queen 問題 検証に使用した UltraSPARC T1 プロセッサ は 8つのコア×4スレッド(CoolThreads)という構成で合計 32個の並列処理が可能となっています。なお、この Sun Fire T1000 はサン・マイクロシステムズ（株）様よりごお貸し頂きました。 詳細は以下のページにまとめてあります。 http://lab.klab.org/modules/mediawiki/index.php/Erlang_Performance
FreeBSDプロジェクトは2007年2月24日、「FreeBSD SMPngの開発成果が目標とする水準に達した」と報じた。FreeBSDシステムの性能検証を精力的に行なっている開発者の一人であるKris Kennaway氏は、SysBench(※)を使って8コアのamd64システム上で計測したMySQLのOLTPベンチマーク結果を公表し、FreeBSDのスケーラビリティが従来と比較して大きく改善されたことと、同条件におけるLinux 2.26.20.1との比較を説明している。 FreeBSD SMPngは、マルチプロセッサマシンにおけるFreeBSDの性能向上を目指したサブプロジェクト。作業は2000年から開始され、7年という長い時間を経て、ようやく実アプリケーションでの性能向上にたどり着いたことになる。本レポートでは、公開された性能データと、そこに至るまでの背景を簡単に紹介する。 ※:
2000年から続けられていたFreeBSDの次世代SMP対応プロジェクト、通称SMPngが完了し、劇的な性能改善を実現したようだ。 Kris Kennaway氏の実験結果によると、同じ8コアの amd64 システム上において、最新のLinuxカーネルと、ULEスケジューラに更にパッチをいくつか当てた 7.0-CURRENTの両方でMySQLのトランザクション/秒を計測したところ、クライアント数が 8 までならばLinuxの方が僅かに上回るが、それ以上になると今回改良されたFreeBSDのパフォーマンスが勝ることが分かった。特に14クライアントを越えた後のLiunxは無惨な結果となり、1スレッド並にまで性能が劣化するが、FreeBSDはそれ以降も安定した性能を発揮できたという(グラフ)。
10年前は10種類くらいの汎用プロセサアーキテクチャが有ったが、現在では、x86、Itanium、POWER、SPARCの4種に集約され、汎用プロセサを開発するメーカーの数も半減してしまったと述べられた。 富士通のSPARC64 VI チーフサイエンティストの井上氏が、DualコアのSPARC64 VIついて発表を行った。最新のメインフレームプロセサと共通開発ということで、両者のブロックダイヤグラムを比較して示した。命令アーキテクチャは異なるのでデコーダなどは違うが、基本的なパイプラインはほぼ同じで、共通設計で開発効率を改善している。 SPARC64 VIのブロックダイヤ(出典:Fall Microprocessor Forumにおける発表資料) また、SPARC64 Vは前世代のVと比較すると、コア数は倍増、コアあたりのIntのIPCはほぼ同じ、FPのIPCは25%向上しており、ソケット
●メモリが最大の障壁となるマルチコア AMDは、初のクアッドコアCPU「Barcelona(バルセロナ)」で、さまざまな問題に直面した。最大の壁はメモリで、そのためにメモリインターフェイスとキャッシュ回りでは、大幅な拡張が加えられている。AMDは、San Joseで10月9～11日に開催された「Fall Microprocessor Forum」で、Barcelonaのこうした拡張について説明を行なった。 マルチコア化でメモリが問題になるのは、CPUコア数が増えるにつれて、より多くのCPUコアに命令とデータを供給する必要が生じるためだ。そのため、ソケット当たりのメモリ帯域をより広くすることが求められる。また、複数のCPUコアからの、異なるアクセスパターンのメモリアクセスが発生する。これは、ページコンフリクトも増やす傾向にあるという。 その一方で、DRAMの効率は悪化の一歩を辿っている。「D
IDFで同社幹部は、クアッドコアチップを、2コアバージョンとほぼ同価格で提供することで、最新の半導体技術がサーバ分野で急速に普及すると語った。 米Intelは、11月に投入予定のクアッドコア（4コア）型「Xeon 5300」サーバプロセッサでは、2個のコアを基本的に無償で提供する考えだ（関連記事）。 サンフランシスコで開催されたIntel Developer Forum（IDF）で同社幹部は9月26日、「1個のチップに4つのプロセッサコアが含まれるクアッドコアチップを、2コアバージョンとほぼ同価格で提供することによって、当社の最新半導体技術がサーバ分野で急速に普及するものと期待している」と述べた。 Intelの幹部によると、同社は新しいクアッドコアXeonプロセッサのデザインと能力に自信を見せているという。しかし早期の普及を促進するために、同チップのパフォーマンス（Xeon 5300は、現
大手チップメーカーのIntelは米国時間8月28日に、複数のソフトウェア開発ツールをリリースすると見られている。これらのツールの目的は、マルチコアプロセッサで既存のアプリケーションを実行する際に、大幅なパフォーマンス向上を実現することだ。 Intelは、2006年末までに自社製チップの約70％がマルチコアになると予想している。マルチコア設計では、個々のプロセッサが2つ以上のプロセッシングユニットを搭載することにより、電力消費を増やさずにパフォーマンスを向上させることが期待できる。 新しいツール群の設計意図は、ソフトウェア企業のプログラマーを支援し、マルチコアシステムから付加的なコンピューティングパワーを引き出して活用できるようにすることだ。 Intelの開発者向け製品部門のマーケティング担当ディレクター、James Reinders氏によると、新ツールの「Threading Buildin
Intelが「Itanium」の新バージョン「Montecito」を米国時間7月18日に発表すると、関係筋が明かした。 Montecito（開発コード名）は17億のトランジスタを搭載した巨大なプロセッサだ。Sun Microsystemsの「SPARC」とIBMの「Power」プロセッサが優勢なハイエンドサーバ市場において、「Xeon」や「Pentium」で獲得した影響力を何とか拡大させたいと考えるIntelにとって、同チップは次期フラッグシップ製品となる。 Montecitoの発表は2005年に予定されていた。しかし、2005年10月、同社はリリースを延期し、最高速度を200MHz落とし、プロセッサ温度が低い場合に通常よりも200MHzクロックを上げられる機能（開発コード名「Foxton」）を無効にした。 Montecitoの最上級モデルは最大1.6GHzのクロックで動作する見込みで、I
米AMDが米国時間6月1日に，2007年提供予定の次世代マイクロプロセサ・アーキテクチャと，パワー・ユーザー向けクアッドコア・プロセサ「4x4」（開発コード名），新たな技術供与プログラムなどを発表した。 AMD社は2007年なかばに，サーバー，ワークステーション，デスクトップ・パソコン用の次世代マイクロプロセサ・アーキテクチャを利用可能とする。サーバー／ワークステーション／高性能デスクトップ・パソコン向けのクアッドコア・プロセサと，通常クラスのデスクトップ・パソコン向けデュアルコア・プロセサを用意する。 シリコン／絶縁膜構造（SOI）を採用し，製造プロセス・ルールは65nm。処理負荷に応じて各演算コアの動作周波数を動的に変えることで，全体的な消費電力を削減するという。「こうした技術により（消費電力当たりの処理性能を示す指標である）performance-per-watt（ワット性能）は，現
■後藤弘茂のWeekly海外ニュース■ AMDがK8コアの浮動小数点演算ユニットを2倍に ～Rev. Hと見られるCPUコアの姿を公開 ●明らかになったRev. G以降のAMD CPUコア AMDは先週5月15～17日に開催されたプロセッサ関連カンファレンス「Spring Processor Forum」で、クアッドコアK8のコンセプトレイアウトと基本フィーチャを公表した。カンファレンス自体は大原雄介氏がレポートしている通りで、ここでは、資料上からわかるクアッドコアK8と新世代のK8コア群について分析してみたい。 今回の発表によって、ようやく、これまで不明瞭だった65nm世代の最初のK8「Rev. G(Revision G)」とK8のリフレッシュである「New Core」の関係が、ある程度見えてきた。クアッドコアK8の図にはめ込まれたCPUコアは、Rev. G世代のCPUコアとは明確に異な
Advanced Micro Devices（AMD）は、2007年に新しいチップアーキテクチャを投入することになっているが、Intelから市場シェアを奪うことに役だった基本設計にはあまり手を加えない方針だ。 「Next Generation Processor Technology」と呼ばれているこの新チップアーキテクチャは、現在出回っているOpteron、Turion、Athlon 64のベースになっている設計を強化したものとなる。この新しいアーキテクチャを採用することで、チップのパフォーマンスは向上し、消費電力も抑えられるが、ただしAMDは設計コンセプト全体に大幅な変更を加えてはいない。この新アーキテクチャを採用するプロセッサは2007年に登場する。 AMDのシニアフェローChuck Moore氏は、「1年おきに新しいコアを投入することに注力するのではなく、全体的なシステムのパフォー
米Intelは，サーバー向けデュアルコア・プロセッサ「Dual Core Xeon」の出荷計画を大幅に前倒しした。当初6月に出荷する予定だったコード名「Dempsey（デンプシー）」を5月23日に出荷し，第3四半期（8～9月と見られていた）に出荷する予定だった同「Woodcrest（ウッドクレスト）」は6月にも出荷する見込みである。同社の日本法人も，米国本社でWoodcrestのスケジュールを前倒ししたことを認めた。 Dempseyは，65ナノメートルのCPUダイ（シリコンウエハー・チップ）2個を一つにパッケージングしたもので，純粋な意味ではデュアルコア・プロセッサとは言い難い。90ナノメートルのCPUダイを使用する現行のDual Core Xeon（コード名「Paxville DP（パックスビル・ディーピー）」）と比べると，チップセットとの接続バス（FSB：Front Side Bus）
ウェブブラウザ「Google Chrome」の最新安定版であるバージョン123.0.6312.58(Linux)／123.0.6312.59(Windows、Mac)がリリースされました。CSSやWeb APIに様々な機能が追加されており、従来よりさらにウェブコンテンツの表現力が豊かになっています。 Chrome Releases: Stable Channel Update for Desktop New in Chrome 123: light-dark function, Service Worker Routing API, and more! - YouTube ◆CSS関数light-dark() CSSの色関数として、新たにlight-dark()が追加されます。この関数は引数として2つの色を指定することができ、下記の状況に応じていずれか一方を返します。 ・ウェブ開発者が明色
CPU処理能力をネットワーク経由で提供するNAP（Network Attached Processor）ベンダーの米Azul Systemsは，CPUアプライアンス「Azul Compute Appliance」の新CPU搭載機を2007年に出荷する。従来の24コアから48コアにコア数を倍増させて集積度を高めた新RISCプロセッサ「Vega 2」を搭載する。Vega 2の製造会社は台湾のTaiwan Semiconductor Manufacturing Company。 Azul Compute Applianceは，64ビットのマルチコア型RISCプロセッサと主記憶（メモリー）を搭載するCPUボードをメッシュ型接続のバックプレーンに最大で8枚つないだ簡素な装置である。Javaアプリケーション・サーバー機（APサーバー機）と組み合わせ，APサーバー機のCPUが処理し切れない処理をネットワ
米Azul Systemsは3月27日(米国時間)、ワンチップ内に48個のコアを搭載した64-bitプロセッサ「Vega 2」を発表した。 Azulは、Network Attached Processing (NAP) という、コンピューティングおよびメモリ・リソースをネットワークサービスとして共有するソリューションを推進している。これは、データ量の増大に対して、NASが安全なデータ格納や管理コスト削減を実現しているのと同様のソリューションを、トランザクション重視のアプリケーションの運用にもたらそうという試みだ。 現在同社は、ワンチップに24コアを搭載し、最大16プロセッサのSMP構成が可能な「Vega」を提供中。Vegaを搭載する「Azul Compute Appliance 3840」は、11Uラックに384個のコアと256Gbyteのメモリーを搭載可能で、消費電力は2700Wに抑えら
会期：3月7日～9日(現地時間) 会場：米San Francisco Moscone Center West Intelが開発者向けに開催するIDF(Intel Developer Forum)が現地時間7日より開催される。今回のテーマは、「Power-Optimized Platforms」。これは、「新アーキテクチャ」と呼ばれている次世代のマイクロアーキテクチャが今回のIDFのメインの話題になることを意味している。 前回のIDFで、概要が告げられた「新アーキテクチャ」の名称などとともに、具体的な情報が公開される予定である。 ●プレス向け説明会が開催される 開幕前日にあたる6日は、報道や証券アナリスト向けに、説明会が開催された。内容は、Intelの将来アーキテクチャと導入が始まったモバイル向けのNapaプラットフォームについてである。 詳細は、7日のキーノートで話されることになるが、6日
リリース、障害情報などのサービスのお知らせ
最新の人気エントリーの配信
j次のブックマーク
k前のブックマーク
lあとで読む
eコメント一覧を開く
oページを開く
